ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЦИФРОВЫЕ УСТРОЙСТВА

Регистры

Регистром называется ЦА, предназначенный для хранения и выполнения логических преобразований над n-разрядным двоичным кодом.

Для регистрации n-разрядного двоичного кода регистр содержит n ячеек памяти в виде триггеров, связанных логическими цепями управления.

Состояние регистра как цифрового автомата описывается совокупностью логических переменных на выходах всех n триггеров:

.

Этой совокупности соответствует n-разрядный двоичный код, индекс определяет номер состояния регистра =0,1,…,2.

Логические цепи управления, входящие в состав регистра, позволяют осуществлять:

- установку регистра в нулевое состояние;

- ввод (запись кода) и вывод (считывание) его из регистра;

- сдвиг кода вправо и влево;

- преобразование кода параллельного в последовательностный и наоборот.

Регистры в зависимости от функциональных свойств подразделяются на две группы: накопительные (регистры памяти или хранения) и сдвигающие.

В свою очередь сдвигающие регистры делятся:

- по способу ввода и вывода информации на параллельные, последовательностные и комбинированные (параллельно-последовательные);

- по направлению передачи (сдвига) информации на нереверсивные (однонаправленные) и реверсивные.

В зависимости от числа входных и выходных каналов регистры делятся на однофазные (сигналы передаются по одному каналу) и парафазные (передача сигналов по двум каналам). Парафазные регистры реализуются на RS-триггерах, а однофазные – на Д-триггерах.

Регистры характеризуются числом разрядов и быстродействием, определяемым максимальной тактовой частотой приема передачи и сдвига информации.

Регистры памяти

Регистр с параллельным приемом и выдачей информации (цифрового кода) называется регистром памяти. Его основное назначение – хранить двоично-кодированную информацию. Эти триггеры строят на асинхронных RS-триггерах либо на любых синхронных, кроме Т-триггеров. На рис.5.1 приведены схемы регистров на синхронных Д-триггерах при однофазных входных сигналах и синхронных RS-триггерах при парафазных входных сигналах.

На рис. 5.2, 5.3 приведены соответствующие условные обозначения регистров памяти.

Рис. 5.1

Рис. 5.2 Рис. 5.3