Організація інтерфейсів в МП системі

 

Мікропроцесорна система складається з різних компонентів (МП, пам'ять, регістри вводу/виводу, периферійні пристрої). Об'єднання цих компонентів становить основу завдання проектування МП систем і повинне робитися із врахуванням характеру і часових параметрів сигналів на стиках. Щоб сигнали були сумісні потрібно правильно вибрати компоненти й спроектувати спеціальні схеми, що називаються інтерфейсом.

 

Порти вводу/виводу

 

Відповідно до загальноприйнятої угоди напрямок потоків ввідної й вивідної інформації розглядається відносно МП. Тому портом вводу називається будь-яке джерело даних, наприклад регістр, що адресується, підключений до шини даних мікроЕОМ.

Портом виводу називається приймач даних, наприклад адресуемый регістр, що адресується, підключений до шини даних мікроЕОМ. Він одержує слово від МП, коли останній до нього звертається.

Рис. 5.1. Схема порту вводу й порту виводу в ілюстративному мікропроцесорі

 

При виконанні команд вводу або виводу на молодшу половину ША подається код зовнішнього пристрою. Вентиль DD4 є селектором адреси й служить для розпізнавання коду даного пристрою. Вихід вентиля DD4 використовується для вибірки обох портів. Порт вводу зібраний на 8-бітовому регістрі DD1, на який надходить інформація від зовнішнього пристрою (АЦП). Вміст регістра подається на ШД коли сигнал «Вибірка» дорівнює «1» (тобто заданий код пристрою, що відноситься до даного порту), і сигнал «Ввід» дорівнює «1» (тобто виконується команда вводу і у її фазі наступив момент вводу даних). Завдання порту вводу - тільки помістити інформацію на шину даних. Подальший її шлях до місця призначення визначається МП.

Рис. 5.2.1. Часові діаграми вводу даних

 

Порт виводу побудований на 8-бітовому регістрі DD3. Регістр зібраний із синхронних тригерів D-типу, керованих загальною линією дозволу завантаження. Входи D-тригерів приєднані безпосередньо до шини даних. Сигнал «дозвіл завантаження» формується вентилем DD5 із сигналів «вибірка» і «вивід».

Рис. 5.2.2. Часові діаграми виводу даних

 

 

Архітектура БІС паралельного інтерфейсу КР580ВВ55

 

БІС програмувального паралельного інтерфейсу КР580ВВ55 призначена для організації вводу/виводу паралельної інформації різного формату й дозволяє реалізувати більшість відомих протоколів обміну по паралельних каналах. БІС може використовуватися для сполучення МП зі стандартним периферійним устаткуванням (дисплеєм, телетайпом).

До складу БІС (мал. 5.3.1) входять: двонаправлений 8-розрядний буфер даних (ВД), що зв'язує БІС із системною шиною даних; блок керування записом, читанням (RWCU), який забезпечує керування зовнішніми й внутрішніми передачами даних, керуючих слів і інформації про стан БІС; три 8-розрядних канали вводу/виводу (PORT A ,B ,C) для обміну інформацією із зовнішніми пристроями; схема керування групою А (CUА), що виробляє сигнали керування каналом А и старшими розрядами каналу С (PC(7-4)); схема керування групою В (CUВ), яка виробляє сигнали керування каналом В и молодшими розрядами каналу С (PC(3-0)).

Сигнали керування роботою БІС подаються на блок RWCU і разом з адресними входами А0, А1 задають вид операції, виконуваної БІС. Режим роботи кожного з каналів БІС програмується за допомогою керуючого слова. Керуюче слово може задати один із трьох режимів: основний режим вводу/виводу (режим 0), ввід/вивід, що стробується (режим 1), режим двонаправленої передачі інформації (режим 2). Одним керуючим словом можна встановити різні режими роботи для кожного з каналів.

 

а) б) Рис. 5.3.1. а) структура побудови БІС КР80ВВ55; б) підключення БІС до системної шини.  

 






Дата добавления: 2022-02-05; просмотров: 65; ЗАКАЗАТЬ НАПИСАНИЕ РАБОТЫ


Поиск по сайту:

Воспользовавшись поиском можно найти нужную информацию на сайте.

Поделитесь с друзьями:

Считаете данную информацию полезной, тогда расскажите друзьям в соц. сетях.
Poznayka.org - Познайка.Орг - 2016-2022 год. Материал предоставляется для ознакомительных и учебных целей.
Генерация страницы за: 0.02 сек.