Векторна система переривань

У векторній системі переривання пристрій, що викликав переривання, ідентифікується за допомогою зовнішніх по відношенню до МП схем. Ці схеми розв’язують конфлікти, що виникають при одночасному надходженні декількох запитів, і надають обслуговування тільки одному пристрою.

Векторна система переривань із ідентифікацією пристроїв за допомогою адрес.

Цей спосіб полягає в тому, щоб посилати в мікропроцесор початкову адресу програми, що обслуговує переривання, по шині даних. Ця адреса формується зовнішньою схемою, яка вибирає пристрій для обслуговування відповідно до деякої пріоритетної схеми.

Для обробки переривань в МП передбачені дві керуючі лінії: «Перер» (переривання) і «ППерер» (підтвердження переривання). Лінія «Перер» вхідна для МП і служить для передачі зовнішніх запитів на переривання (стан 1 відповідає наявності запиту). Лінія «ППерер» вихідна для МП і служить для стробування адреси переходу, що подається ззовні на ШД на програму переривання.

На мал.5.7. показані схеми для одного пристрою. Пристрою належить один порт для вводу даних (на мал.5.7.(а) не показаний), ввідний порт стану й вивідний порт керування (аналогічно мал.5.1., 5.5.). Один біт в порту стану (крайній лівий), відіграє особливу роль. Крім того інверсія цього біта формує одне із трьох умов запиту на переривання:

1. Крайній біт, що розглядається (його інверсія) у вигляді сигналу «порт готовий» повинен бути у стані «1».

2. Обраний біт в порту керування, що називається «маскою переривань» повинен бути у стані «1». З його допомогою програма при необхідності може заблокувати переривання від даного конкретного пристрою, не забороняючи переривань від інших пристроїв.

3. Інші, більш пріоритетні пристрої повинні дати дозвіл даному пристрою. З цією метою будується ланцюжок, як показано на мал.5.7.(б) яка зв'язує пристрої один з одним в порядку привласнених їм пріоритетів.

а) б) Рис. 5.7. Векторна система переривань із адресами переривань, що приходять від пристроїв, і з використанням ланцюжка пріоритетів. а) Схема видачі адреси переривання від пристрою. б) Схема зв'язку в ланцюжку пріоритетів.

Три сигнали «Маска переривання», «порт готовий» і «П-вхід» подаються на вентиль «І» DD1 і породжують сигнал запиту переривання від даного пристрою.

Коли хоча б в одному пристрої сигнал запиту переривання приймає значення «1», таке ж значення подається на керуючу лінію «Перер» в МП.

Отримавши запит на переривання, МП у відповідний момент відгукнеться сигналом «ППерер». Сигнал «ППерер» у кожному пристрої надходить на вентиль «І» DD2 разом із запитом переривання від пристрою. Вихід вентиля використовується для стробування тристабільного формувача DD3, який підключає на ШД 8-бітову адресу, що відповідає програмі обробки переривання даного пристрою.

Передача адреси в МП займає один машинний цикл і аналогічна передачі даних з порту вводу. Різниця тільки в тому, що момент передачі визначається не лінією «ввід» а лінією «ППерер».

Всередині МП події при перериваннях розвиваються наступним чином. Якщо внутрішній прапор переривань скинутий в «0», то запит на переривання ігнорується. Якщо ж прапор установлений в «1», то логічна «1» на лінії «Перер» буде сприйнята як запит переривання. Після цього спочатку завершується виконання поточної команди. Потім вміст програмного лічильника, тобто адресу наступної команди, заноситься в стек. Прапор переривання скидається, і тим самим блокуються всі переривання аж до моменту, коли прапор буде знову встановлений в «1» по команді програми. Далі один машинний цикл витрачається на прийом 8-бітової адреси від пристрою, що перериває. Ця адреса поміщається в молодшу половину програмного лічильника, старша половина якого скидається. Таким чином, перехід здійснюється за адресою, що не виходить за межі перших 256 комірок.

Якщо блокування переривання програмно не зніметься в середині програми обробки переривань, то це обов'язково робиться в її кінці передостанньою командою. Блокування переривання знімається із затримкою на одну команду, що дозволяє до наступного переривання виконати останню команду програми даного переривання. Ця остання команда - завжди команда повернення, вона піднімає стек і відновлює програмний лічильник до того стану, який він мав у момент переривання.

Векторна система переривань із початковою командою, що надходить від пристрою

У деяких МП (КР580ИК80А) застосовується система переривань із посилкою в МП команди від пристрою. Такі МП у відповідь на переривання, що надійшло, вибирають чергову виконувану команду не з пам'яті, а зі схем інтерфейсу з відповідним пристроєм. На відміну від інших систем переривань у даній системі не потрібно автоматично зберігати програмний лічильник. Пристрій посилає в МП команду безумовного виклику підпрограм (CALL) і адреса цієї підпрограми, яка і виконає обробку переривання. В 580-тій серії з цією метою використовується БІС програмувального контролера переривань ПКП КР580ВН59.

БІС ПКП являє собою пристрій, що реалізує до 8 рівнів запитів на переривання з можливостями програмного маскування і зміни дисципліни обслуговування переривань. За рахунок каскадного включення БІС ПКП число рівнів переривання може бути розширене до 64.

До складу БІС (мал. 5.8.1) входять:

· Двонапрямлений 8-розрядний буфер даних (ВD), призначений для сполучення ПКП із системною інформаційною шиною;

· Блок керування записом, читанням (RWCU), який приймає керуючі сигнали від МП і задає режим функціонування ПКП;

· Схема каскадного буфера-компаратора (СМР), що використовується для включення в систему декількох ПКП;

· Схема керування (CU), що виробляє сигнал переривання й формує трьохбайтну команду CALL для видачі на шину даних;

· Регістр запитів переривань (RGI), який використовується для зберігання всіх рівнів переривань, на який надходять запити;

· Схема прийняття рішень за пріоритетами (PRB), що ідентифікує пріоритети запитів і вибирає запит з вищим пріоритетом;

· Регістр переривань, що обслуговують, (ISR), який зберігає рівні запитів переривання, що перебувають на обслуговуванні ПКП;

· Регістр маскування переривань (RGM), що забезпечує заборону однієї або декількох ліній запитів переривання.

Рис. 5.8.1. Структура БІС КР580ВН59

ПКП дозволяє реалізувати процес переривання по запитах від зовнішніх пристроїв або по опитуванню мікропроцесором запитів на обслуговування зовнішніх пристроїв.

При обслуговуванні переривання по запиті від зовнішніх пристроїв виконується наступна послідовність операцій:

· запити переривань надходять на входи IR0-IR7 і встановлюють відповідні розряди RGI;

· ПКП приймає запити, оцінює їхні пріоритети й формує сигнал переривання INT;

· МП приймає сигнал INT, якщо переривання дозволені, і підтверджує прийом видачею сигналу INTA;

· Після одержання сигналу INTA ПКП встановлює розряд регістра ISR, що відповідає запиту з найвищим пріоритетом, скидає відповідний розряд і видає на шину даних код команди CALL;

· МП видає ще два сигнали INTA, які дозволяють ПКП передати на шину даних 16-розрядну адресу підпрограми обслуговування переривання, причому молодший байт адреси передається по першому сигналу INTA, а старший - по другому.

5.4. Інтерфейс із головною пам'яттю

Головна пам'ять - найважливіша складова частина микроЕОМ, оскільки в ній зберігаються програми й дані.

У загальному випадку головна пам'ять являє собою пам'ять із довільним доступом, що складається зі слів із заданим числом бітів у кожному. Кожне слово має свою адресу, по якій МП може звернутися саме до цього слова. У більшості микроЕОМ головна пам'ять складається з модулів; кожний з них являє собою одну інтегральну схему. ІС з'єднуються одна з одною так, щоб слова мали потрібний розмір і різні адреси. У рамках однієї головної пам'яті можуть поєднуватися модулі як ПЗП, так і ОЗП. Деякі комірки можуть бути відведені для постійних програм і констант і реалізовані у вигляді ПЗП, тоді як інші, відведені для даних, що змінюються, можуть бути реалізовані у вигляді ОЗП.

Простір пам'яті мікропроцесора

Процес компонування пам'яті МП із окремих модулів можна уявити собі як процес заповнення деякого «простору». Простір пам'яті МП можна вважати прямокутною областю, розбитою на множину рядків, що відповідають адресам. По горизонталі в кожному рядку розташовуються біти, що становлять слово пам'яті. Наприклад в ілюстративному МП простір пам'яті складається з рядків по 8 біт у кожному.

Модулі ЗП різного типу й розмірів розташовуються в просторі пам'яті відповідно до вимог конкретного додатка. На мал.5.9 наведено одне з можливих таких розміщень.

Слова

Адреса (шестнадцер.)

Номер бітів

0000

(1)

32 слова

х 8 біт

ПЗП

Програма обробки переривань

(2)

32 слова

х 8 біт

ПЗП

(3)

32 слова

х 8 біт

ПЗП

(4)

32 слова

х 8 біт

ПЗП

(5)

128 слів х 4 біти ОЗП

(6)

128 слів х 4 біти ОЗП

Змінювані дані

(7)

256 слів х 8 біт ПЗП

FFFF

.

.

.

Не використовуються

Рис.5.9. Приклад розміщення модулів у просторі пам'яті

Після прийняття рішення про розміщення модулів у просторі пам'яті, потрібно визначити необхідні зв'язки. Лінії даних всіх модулів потрібно приєднати до відповідних ліній ШД. За допомогою ША МП, вибирається модуль або група паралельно працюючих модулів і комірка всередині обраного модуля або модулів. Оскільки слова в одному модулі відповідають послідовним словам простору пам'яті, адресні лінії модуля (тобто його внутрішні адреси) приєднуються до молодших адресних ліній ША. Інші адресні лінії ША використовуються для вибірки потрібного модуля. Вибірка модуля здійснюється за допомогою керуючої лінії «дозвіл».

Лінія «дозвіл» разом з лінією «читання/запис» використовується також для визначення моменту виконання операції і її виду.

Рис. 5. 10. а) Модель модуля статичної пам'яті з довільним доступом. б) Приклад спільного стикування 8 ЗП по 8 Кбайт

При операції читання на лінію «читання/запис» всіх модулів подається «1» і, крім того, у відповідний момент сигнал «1» видається на лінію «дозвіл» обраного модуля. При цьому на ШД з'являється вміст комірки, що адресується, і він передається в МП.

При операції запису на лінії ЧТ/ЗП всіх модулів подається «0», і , крім того, у відповідний момент подається логічна «1» на лінію «дозвіл» обраного модуля. Це приводить до запису в комірку, що адресується, інформації, що подав МП на ШД.

Приклад компонування пам'яті

Схема підключення модулів пам'яті до МП відповідає розміщенню, наведеному на мал. 5.9. Усього на схемі сім модулів, що відрізняються розмірами й типом. У всіх модулях адресні лінії з'єднані з молодшими лініями ША, а лінії даних - з відповідними лініями ШД. Для формування сигналу на лінії «дозвіл» беруться комбінації сигналів від потрібних ліній ША, а також керуючий сигнал «читання» для модулів ПЗП або логічна сума сигналів «читання» і «запис» для модулів ОЗП.

Рис. 5. 11. Схема підключення модулів пам'яті відповідно до розміщення, показаного на мал.5.9.

Таким чином, модуль одержує сигнал дозволу тільки в тому випадку, коли на адресну шину подана відповідна комбінація й коли повинна відбутися операція читання або запису.

Системи динамічної пам'яті

Основна відмінність динамічної пам'яті від статичної пов'язане з необхідністю періодично регенерувати інформацію. Як правило, регенерація відбувається, коли виконується операція читання. Модуль ЗП з регенерацією при читанні містить, у порівнянні з модулем статичного ЗП, одну додаткову керуючу лінію «Вибірка».

Рис. 516. Модель модуля динамічної пам'яті

Спільне використання двох керуючих ліній «дозвіл» і «вибірка» дозволяє виконати функції, аналогічні функціям лінії «дозвіл» у статичному модулі. Лінія «дозвіл» виконує внутрішні керуючі функції в модулі, а лінія «вибірка» управляє лініями даних, переводячи їх у третій стан при логічному «0».

При читанні й записі на обидві лінії сигнал надходить одночасно. Однак при регенерації збуджується тільки лінія "дозвіл". Операція регенерації зводиться до завдання адреси рядка й наступній подачі сигналу на лінію «дозвіл» при значенні 1 на лінії «читання/запис». Кожний рядок у модулі динамічної пам'яті повинен регенеруватися в межах обмеженого проміжку часу після попередньої регенерації. Цей проміжок (період регенерації), як правило, порядку декількох мілісекунд. За період регенерації повинно бути виконано стільки операцій регенерації, яке число рядків у модулі пам'яті.

У момент регенерації мікропроцесору забороняється звертатися до пам'яті. Спеціальні зовнішні схеми припиняють роботу МП і здійснюють процедуру регенерації. Ці схеми визначають як момент виконання, так і адресу рядка для кожної операції регенерації.

Приклад схеми регенерації

Для припинення МП на час регенерації, блокується лінія тактування. Це відбувається перед початком машинних циклів, коли ША встановлена МП у третій стан.

Рис. 5.17. Схема регенерації динамічної пам'яті для ілюстративного МП

	ШУ

На схемі мал. 5.17. початок кожного машинного циклу визначається за допомогою вихідної керуючої лінії МП «синхр». На цю лінію подається імпульс, що збігається за часом із третім тактовим імпульсом кожного машинного циклу.

Час початку операції регенерації визначається за допомогою К-розрядного лічильника DD1, що збільшується по кожному імпульсі лінії «синхр». До виходів лічильника підключений k-входовий вентиль «І» DD3, на виході якого встановлюється «1», якщо «1» будуть на всіх k входах. Ця умова визначає момент регенерації. При цьому черговий тактовий імпульс не пропускається через DD5 на МП і використовується для регенерації.

Для виконання регенерації в ЗП на лінію адреси подається вміст лічильника DD2 через формувачі DD4. Потім збуджується лінія «дозвіл» імпульсом від тактового генератора, який проходить через 2 вентилі. Цим же імпульсом регенерації збільшується лічильник адреси DD2 для наступної операції регенерації. Крім того, цим же імпульсом просувається й k-розрядний лічильник, що приймає нульове значення й припиняє операцію регенерації. Наступний синхроімпульс від генератора буде пропущений на МП як перший імпульс нового машинного циклу. Після цього DD1 знову буде підраховувати імпульси «синхр», відміряючи час до чергової операції регенерації.

Проектування реальної схеми регенерації вимагає ретельного врахування специфіки конкретного МП, модулів пам'яті й характеру додатка.

Прямий доступ до пам'яті

Засоби, що забезпечують передачу в МП системі даних між пам'яттю й зовнішнім пристроєм без безпосереднього втручання програми в процес передачі, називаються засобами прямого доступу до пам'яті (ПДП). Пряма передача даних між головною пам'яттю й зовнішніми пристроями використовується, наприклад, для початкового завантаження програми в пам’ять із пристрою вводу, для вводу/виводу великих масивів даних в пам’ять, у зовнішній пристрій. При цьому значно збільшується швидкість вводу/виводу даних.

Для забезпечення ПДП на час передачі, керування шинами забирається з-під контролю МП і передається зовнішньому пристрою, який може скористатися шинами для передачі даних між пристроєм і пам'яттю.

Для апаратного забезпечення ПДП в ілюстративному МП є дві керуючі лінії: ПДП і ППДП. По лінії ПДП подається запит на прямий доступ до пам'яті, а по ППДП - відповідь на запит (підтвердження).

Якщо по лінії ПДП ззовні в МП проходить логічна «1», то після завершення чергового машинного циклу МП припиняє виконання програми і звільняє ША й ШД, переводячи їхні лінії в третій стан. Після цього МП видає підтвердження у вигляді 1 на лінію ППДП. Весь цей час МП зберігає контроль і над іншими вихідними лініями ШК. У протилежному випадку невизначений стан керуючих ліній міг би викликати небажані події, наприклад запис у випадкову комірку пам'яті. Зокрема, під час подачі 1 на ППДП, на керуючі шини «читання» і «запис» МП подає «0». При цьому, апаратно в ЗП необхідно об'єднати за допомогою вентиля АБО лінії «читання» і «запис» від МП і від зовнішнього пристрою, а виходи вентилів з'єднати з відповідними лініями пам'яті.

Пристрій, що бажає одержати ПДП, спочатку встановлюють 1 на лінії ПДП. Потім він чекає, поки з'явиться 1 на лінії ППДП. Після цього пристрій використовує ША, ШД і свої лінії ЧТ, ЗП для обміну даними з пам'яттю аналогічно тому, як це робить МП. Здійснивши всі необхідні передачі, пристрій встановлює на лінії ПДП значення 0, в результаті чого МП знову одержує керування шинами.

Передачу даних у режимі ПДП можна вважати однієї з форм вводу/виводу, що відрізняється від програмувального вводу/виводу тим, що керує передачею не програма, а зовнішні схеми. При прямому доступі до пам'яті заощаджується час. Крім того, ПДП у деяких випадках виявляється єдиним способом підключення таких швидких зовнішніх пристроїв, як вінчестери, коли програмувальний ввід/вивід може просто не встигати за потоком даних.

Швидкі пристрої, що підключають із використанням ПДП, як правило, передають дані блокам слів. Програма, виконувана МП, як правило, ініціює передачу блока й задає його розмір. Після цього окремі слова передаються під керуванням схем незалежно від програми.

5.5. Послідовний ввід/вивід

Передача даних між МП і пристроями вводу/виводу або зовнішніми ЗП часто здійснюється в послідовному режимі. У загальному випадку передача в послідовному режимі відбувається по одній лінії, причому біти, що складають слово, передаються один за одним.
При передачі даних є джерело інформації і її одержувач. Дані поступають від джерела і потім передаються біт за бітом через лінію до одержувача, або накопичуються біт за бітом в деякому пристрої для подальшого використання одержувачем. Шлях, по якому передаються дані із джерела до одержувача, в обох випадках називається каналом.
Часто необхідно, щоб на одному або обох кінцях послідовного каналу дані представлялися в паралельній формі. У цьому випадку передбачаються засоби перетворення даних з однієї форми в іншу. Для цього використовують зсувні регістри. Для перетворення з паралельної форми в послідовну, дані спочатку паралельно завантажуються в зсувний регістр. Після цього вони багаторазово зсуваються в одну або іншу сторону, в результаті чого на виході одного з кінцевих тригерів послідовно з'являються значення всіх бітів. Для зворотного перетворення лінія, в якій з'являються послідовні дані, підключається до одного з кінців зсувного регістру, і зсувний регістр зсувається стільки разів, скільки бітів в слові даних. Після цього всі біти слова можна отримувати в паралельній формі на виходах тригерів регістра.
Розрізняють два основних способи передачі даних через послідовний канал: синхронний і асинхронний. При синхронній передачі даних повинна існувати загальна для джерела і одержувача лінія синхросигналів, імпульси на якій служать для виділення індивідуальних бітів в каналі. Як джерело, так і одержувач інтерпретують один і той же сінхроімпульс як вказівку на наявність у каналі чергового біта. Тому для роботи з синхронним послідовним каналом не потрібно точно прив'язуватися до абсолютного часу.
При асинхронному способі джерело і одержувач не мають спільної синхролінії. У цьому випадку вони повинні точно відміряти час появи кожного біта відносно початку слова. Для цього джерело має позначати початок слова так, щоб одержувач міг його розпізнати.

Синхронна передача

Рис.5.18. Синхронний послідовний канал передачі даних

У джерелі передбачений зсувний регістр для перетворення паралельних даних в послідовну форму. Паралельний прийом даних на регістр стробується сигналом в лінії «завантаження».

7 бітів інформації, що вводиться поступає на D0 - D6, RG. Генератор парності по цих семи інформаційним бітах формує значення контрольного біта і подає його на вхід восьмого тригера в регістрі. Побудований генератор парності на елементах нерівнозначності.

Рис.5.19. Принцип побудови генератора парності

Сигнал 1 з'явиться на виході генератора парності, тільки в тому випадку, коли число одиниць на входах D0 - D6 регістра непарне. Тому в сумі D0 - D7 байта, що передається, число одиниць завжди парне. При збої в КС при передачі може або додатися, або загубитися одна одиничка, що буде відразу ж відмічено схемою контролю парності в одержувача.
Генератор імпульсів синхронізує роботу як на стороні джерела, так і на стороні одержувача. На стороні джерела встановлений трьохбітовий лічильник, що веде рахунок імпульсів синхронізації по модулю 8. Стан 7 на лічильнику викликає поява стробуючого сигналу "завантаження" по черговому синхроімпульсу. За цим сигналом відбувається завантаження зсувного регістра джерела черговим словом, представленим в паралельній формі на його входах.
У всіх станах лічильника, відмінних від 7, синхроімпульси надходять на лінію «зсув» регістра. Таким чином відбувається послідовна видача восьми бітів в лінію даних каналу. Біт D7 потрапляє в канал відразу після завантаження зсувного регістра при нульовому стані лічильника. D0 подається в канал після сьомого імпульсу зсуву.
В одержувача дані з каналу зв'язку надходять на послідовний вхід зсувного регістра. Синхроімпульси, що посилає джерело по другій лінії каналу, подаються в зсувний регістр одержувача на лінію зсуву. Таким чином, дані «всуваються» в регістр, починаючи з D7.
Так само як і на стороні джерела, на стороні одержувача є трьохбітовий лічильник, який рахує синхроімпульси по модулю 8. Лічильники з обох сторін повинні перед початком передачі бути одночасно скинуті. Тому вони рахують узгоджено. Кожного разу, коли лічильник одержувача досягає нуля, формується сигнал «слово отримано», що означає, що чергове слово знаходиться на виходах зсувного регістра. Схема контролю парності в одержувача формує сигнал помилки, якщо отримано слово з неправильною парністю.

Асинхронна передача

При асинхронній передачі загальна синхролінія між джерелом і одержувачем, що виділяє моменти передачі окремих бітів, відсутня, і передача слова може початися в будь-який момент часу. Для забезпечення синхронізації до кожного слова, що передається, додається стартовий і стоповий біт. Поки по каналу немає передачі слів, він знаходиться у стані логічної одиниці. Стоповому біту, який завершує слово, відповідає таке ж значення 1. Тоді стартового біту, який починає слово, відповідає протилежне, нульове значення. Таким чином, передній фронт стартового біта завжди викликає перехід стану з 1 в 0 і може бути розпізнаний одержувачем. Передній фронт стартового біта використовується в одержувача і як ознака початку слова, і як початок відліку часу для визначення моментів приходу окремих бітів в слові.

а) б) Рис.5.20. Порядок асинхронної передачі слова у каналі зв'язку для: а)8-бітового слова; б)5-бітового телеграфного коду

При асинхронної передачі джерело і одержувач синхронізуються від фізично різних генераторів. Вони повинні бути налаштовані на якомога більш близькі частоти. Якщо ці частоти будуть відрізнятися, то при передачі слова буде спостерігатися поступовий відхід моментів спрацьовування схем в одержувача від середини інтервалів, в яких передаються окремі біти. Від переднього фронту стартового біта синхронізації схеми в одержувача не повинно відходити більш ніж на половину інтервалу до часу прийому останнього (10-го або 8-го) біта. Це означає, що різниця у частотах не повинна перевищувати 5%.
Для підключення до каналу, що з'єднує джерело з одержувачем, часто використовуються інтерфейсні схеми, що перетворюють електричні сигнали в потрібну форму. Для двонаправлених асинхронних каналів між терміналами та ЕОМ найбільш часто застосовуються інтерфейсні схеми двох стандартних типів. В одній, призначеній для телетайпів і подібних до них пристроїв, логічна 1 кодується струмом 20 мА, а логічний 0 - відсутністю струму. В іншій, що входить в стандарт EIA RS232, логічна 1 кодується напругою-12В, а логічний 0 - напругою +12 В.
Для асинхронних каналів великої довжини типу телефонних ліній або зовнішніх запам'ятовуючих пристроїв типу магнітних стрічок, застосовуються модулятори і демодулятори різних типів. Зокрема, існують модулі, що називаються модемами, що містять модулятор і демодулятор для частотного кодування даних при роботі з телефонними каналами. У таких модемах для передачі в кожному напрямку використовується своя смуга частот, тому одного телефонного каналу достатньо для роботи в обох напрямках.
В одній смузі 1 зазвичай кодується частотою 1270 Гц, а 0 - 1070 Гц. В іншій смузі одиниці відповідає частота 2225 Гц, а нулю - 2025 Гц. Модеми встановлюються на обох кінцях двонаправленого каналу. За допомогою тих же модемів можна асинхронно записувати дані на звичайний магнітофон для запису звуку, оскільки зазначені вище частоти лежать у звуковій смузі.

Рис.5.21. Принцип перетворення імпульсних сигналів в тональні частоти за допомогою модемів. а) При передачі даних в КС. б) Під час запису, читанні даних з магнітної стрічки.

6. Мікроконтролери

Мікроконтролером (МК) називаються мікроЕОМ, зібрані по БІС технології з вбудованими всередині них пристроями вводу/виводу, пам'яттю, рядом периферійних пристроїв.
Мікроконтролери виготовляються як в єдиному кристальному варіанті, так і у вигляді збірних блоків на окремих БІС. Мікроконтролери призначені для організації нескладних мікропроцесорних систем управління об'єктами. Перевагами мікроконтролерів є їхня низька вартість, простота в експлуатації та застосуванні для конкретних потреб замовника, низька споживана потужність, малі габарити, висока надійність і гнучкість у зміні спектру потрібних завдань.

6.1 Приклад побудови мікроконтролера на базі сімейства 8-розрядних КМОН-мікроконтролерів, PIC16X7XX.

PIC - це сімейство дешевих 8-розрядних високоефективних КМОН-мікроконтролерів з вбудованим аналого-цифровим перетворювачем. Сімейство цих МК має розширені можливості ядра, стек глибиною 8 рівнів і безліч внутрішніх і зовнішніх переривань. Архітектура МК завдяки організації окремих шин команд та шин даних дозволяє одночасно передавати 14-розрядні команди і 8-розрядні дані. 2-командний конвеєр дозволяє виконати всі команди за один машинний цикл, крім команд розгалуження програми, які виконуються за 2 цикли. МК мають зменшену систему команд (всього 35 команд). Висока ефективність досягається використанням нововведень архітектури та великого набору додаткових регістрів. МК сімейства PIC в порівнянні з іншими 8-розрядними МК такого ж класу дозволяють зменшити програму в 2 рази і збільшити швидкодію в 4 рази і ідеально підходять для дешевих програм, що вимагають аналоговий інтерфейс. МК має пам'ять даних (RAM) розміром від 36 до 368 байт, пам'ять програми - від 512 до 8192 слів і від 13 до 33 контактів вводу/виводу (I / 0).
Крім того, МК містять різні набори периферійних пристроїв, таких як 8 - і 6-розрядні тригери, швидкодіючий аналого-цифровий перетворювач з 8 -, 10 - або 12-розрядним розширенням і мультиплексованими вхідними каналами, модулі порівняння, накопичення і широтно-імпульсної модуляції (ШІМ) (Capture / Compare / PWM), синхронний послідовний порт, який може функціонувати як 3-проводний периферійний інтерфейс (SPI) або 2-провідна шина (I²C), універсальний синхронно-асинхронний приймач-передавач (USART) і паралельний ведений порт (PSP ). Крім того, до складу нових МК можуть входити: вбудований генератор тактових імпульсів 4 МГц; вдосконалена схема шин (модуль ЕССР), що дозволяє керувати силовими ключами, мостовою схемою (4 канали), напівмостовою схемою (2 канали) або 1-канальною схемою з 10 -розрядним розширенням на частоті 20 кГц; контролер USB з 64-байтовою 2-портовою буферної пам'яттю. Ці МК зручні для побудови комп'ютерної периферії. Для того, щоб знизити кількість зовнішніх компонентів і вартість, підвищити надійність системи і знизити споживання, в сімействі МК РІСІ6Х7ХХ є додаткові можливості.
Є 4 режими генератора:
- RC-генератор на одному контакті, забезпечує дешеве рішення;
- LP-генератор, забезпечує мінімальне споживання;
- ХТ-генератор - стандартне рішення;
- HS-генератор - для високочастотних додатків.
Режим зупину дозволяє різко знизити споживання. Пробудження з режиму зупину може здійснюватися за допомогою зовнішніх і внутрішніх переривань і скидань. Високонадійний стрижневий таймер зі своїм RC-генератором забезпечує захист від зациклення програм.
Варіант мікросхем CERDIP з ультрафіолетовим стиранням ідеально підходить для розробки й налагодження програм, в той час як одноразово програмовані варіанти рентабельні для випуску продукції в будь-якому обсязі.
Мікросхеми з FLASH-пам'яттю програм дозволяють здійснювати розробку і налагодження програм на готовому пристрої, і не потребують заміни мікроконтролера після закінчення налагодження.
Сімейство цих мікроконтролерів пристосоване для застосування у віддалених пристроях захисту і датчиках, для приладів управління та автомобілів. Технологія програмування ПЗП робить налаштування прикладних програм швидким і надзвичайно зручним. Малогабаритні корпуси мікросхем роблять ці мікроконтролери досконалими для всіх додатків без обмежень. Знижується ціна, мала споживана потужність, зростає ефективність, зручність при використанні і гнучкість I/0 робить це сімейство універсальним навіть в областях, де використання мікроконтролерів раніше не розглядалося (функції таймера, послідовний зв'язок, збір і порівняння даних, функції шин ШІМ і додатки з співпроцесором). Пристрій даного сімейства забезпечується повним набором інструментальних засобів для розробки програмного забезпечення.

Структура мікроконтролера.

Всі пристрої мікроконтролера PIC містять 8-розрядний АЛП (ALU) і акумулятор (робочий регістр W). ALU виконує арифметичні операції і булеві функції над даними в Х-акумуляторі і будь-якій комірці пам'яті даних. 8-розрядний ALU виконує дії "+", "-", зсув і логічні операції. Арифметичні операції з негативними числами виконуються в додатковому коді. Залежно від результатів виконання команди АЛП може впливати на прапорці регістрів стану (STATUS), переносу С, додаткового переносу DC та ознаки нуля Z.

Рис.6.1. Структурна схема PIC16C710/711/715

7. Приклад організації і побудови МП-систем управління енергооб'єктами.

7.1. Структура та побудови МП-систем захисту та автоматики енергооб'єкта.

Рис.7.1. Централізований варіант підключення МП системи до підстанції з двома системами шин

Рис.7.2. Структура централізованої МП системи управління підстанцією

ВК - вимикачі
Р - роз'єднувачі
УЗ ВВ ДІ - вузол введення дискретної інформації
ПСОДІ - пристрій сполучення з об'єктом для дискретної інформації
БК - блок-контакти
УЗ ВИВ УПР - вузол виводу керуючих об'єктів
УЗПР / ПД - вузол прийому-передачі

7.2. Мікропроцесорний пристрій захисту, автоматики і контролю приєднань на 6-35 кВ ПО «Київприлад». (МРЗС).

МП пристрій призначений для:
1. Захисту від міжфазних КЗ;
2. Захисту по струму 0-послідовності промислової частоти;
3. Захисту мінімальної напруги;
4. Захисту максимальної напруги;
5. Відключення суміжних живлячих приєднань при відмові силового вимикаючого приєднання, на якому виникло КЗ;
6. Автоматичне повторне включення приєднання після його відключення від пристрою захистом (АПВ дворазової дії);
7. Автоматичне відключення приєднання при зниженні частоти нижче заданої.
МРЗС являє собою мікропроцесорну систему, реалізовану на базі МП ADS2115.

Рис. 7.3 Структурна схема МРЗС

Блок датчиків струму і напруги (БДСН) призначений для гальванічної розв'язки від вторинних ланцюгів ВТС і ВТН для узгодження рівнів струму, напруги з рівнями вхідних аналогових сигналів вузла АЦП. Блок обчислювача (БО) призначений для:
1. виконання аналогово-цифрового перетворення вхідних аналогових сигналів у цифрові сигнали;
2. виконання всіх функцій вимірювання, захисту, автоматики, діагностики, реєстрації аварійних подій з прив'язкою до реального часу, налаштування МРЗС, керування всіма програмно доступними блоками (БДБВ, 2БД, БІ);
3. обміну інформацією з зовнішніми пристроями та користувачами.
Блок інтерфейсний (БІ) призначений для підключення МРЗС до комп'ютера через інтерфейс RS232, а також в локальну мережу через інтерфейс RS485С.
За допомогою комп'ютера можна виконати налаштування МРЗС, записати уставки, зчитати зареєстровані аварійні події.
Блоки дискретних входів-виходів (БДВВ) призначені для гальванічної розв'язки МРЗС, узгодження за рівнем і зчитування в обчислювач 16-ти вхідних дискретних сигналів, видачі з обчислювача у зовнішній пристрій 14-ти релейних команд керування (4 реле з перекидними контактами, 10 з нормально розімкнутими).
2БД - блок дисплейний - містить рідкокристалічний індикатор (2 рядки по 16 символів у рядку), 4 кнопки, 7 світлодіодів і призначений для організації взаємодії користувача з МРЗС:
• налаштування та конфігурації;
• вводу уставок;
• встановлення часу;
• виведення на індикатор поточної інформації про аварійні події;
• сигналізації про спрацьовування систем захисту через світлодіоди.