Архітектурні особливості мікропроцесора К1810ВМ86

БІС К1810ВМ86 являє собою однокристальний високопродуктивний 16-розрядний мікропроцесор, виконаний на вдосконаленій n-канальній МОН-технології із середнім часом затримки поширення сигналів на вентиль 2нс і високою функціональною щільністю (29 тис. транзисторів на кристал).

Основними архітектурними особливостями мікросхеми К1810ВМ86, що відрізняють її від мікросхеми КР580ИК80А и дозволяють більше ніж на порядок підвищити продуктивність систем, є:

1. Потужніша система команд із розширеними можливостями адресації пам'яті, що включають команди множення, ділення й обробки послідовних байтів або слів;

2. Апаратна реалізація процесу сполучення операцій виконання й вибірки команд;

3. Більш гнучка й потужна організація системи переривання;

4. Апаратна реалізація деяких механізмів взаємодії декількох процесорів, що спрощує побудову складних мультипроцесорних систем;

Основні системні характеристики мікропроцесора:

Тактова частота, МГц. . . . . . . . . . . . . . . . . . . . . . .
Обсяг пам'яті, що адресується, Мбайт . . . . . . . . . . .
Розрядність адресної шини . . . . . . . . . . . . . . . . . . .
Розрядність шини даних . . . . . . . . . . . . . . . . . . . .
Число пристроїв вводу/виводу, що адресуються. . .	/
Число основних команд . . . . . . . . . . . . . . . . . . . . . . .
Споживана потужність, Вт . . . . . . . . . . . . . . . . . . .	1,75
Напруга живлення, В. . . . . . . . . . . . . . . . . . . . . . .	+5

У мікропроцесорі ВМ86 застосовані нові архітектурні рішення, до яких, зокрема, відноситься поділ функцій сполучення із шиною виконання команд. Відповідно до цього структуру мікропроцесора (мал.2.8.а) можна умовно розділити на 2 частині: блок сполучення із шиною (БСШ) і виконавчий блок (ВБ). БСШ забезпечує функції, пов'язані з вибіркою операндів і кодів команд із пам'яті, запам'ятовуванням операндів, встановленням черговості команд, а також формуванням адрес операндів і команд. ВБ одержує команди із черги команд і вказує адресу операнда для БСШ.

Операнди з пам'яті надходять через БСШ на обробку в ВБ, що виконує запропоновані операції й повертає результати в пам'ять через БСШ. Важливою перевагою ВМ86 є те, що БСШ і ВБ працюють паралельно, причому БСШ забезпечує добування кодів завчасно, в той час як ВБ виконує поточну команду. Це підвищує пропускну здатність мультиплексованої шини адреси/даних (ША/Д) і збільшує швидкодію МП.

У МП МВ86 є чотирнадцять 16-розрядних регістрів (замість семи 8-розрядних регістрів у ВМ80), які за своїм призначенням можна розділити на 3 групи (мал. 2.8.б). Регістри АХ, ВХ, СХ, DX утворять групу регістрів загального призначення (РЗП). Ці регістри можуть без обмежень брати участь у виконанні арифметико-логічних операцій. Деякі інші операції, наприклад операції над ланцюжками байтів і слів, приписують регістрам даної групи спеціальне використання (мал. 2.8.б). На відміну від регістрів інших груп, РЗП має властивості роздільної адресації старших і молодших байтів. Тому РЗП можна розглядати як сукупність двох наборів 8-розрядних регістрів: набору Н и набору L. Регістри всіх інших груп є неподільними й оперують 16-розрядними словами.

Регістри SP, BP, SI, DI утворюють групу вказівних і індексних регістрів, призначення яких полягає в тому, що вони містять значення зсувів, що використовуються для адресації в межах поточного сегмента пам'яті.

Регістри CS, DS, SS, ES, що утворять групу сегментних регістрів, відіграють важливу роль у всіх діях ЦП, пов'язаних з адресацією пам'яті.

Крім перерахованих регістрів є два 16-розрядних регістри: IP - вказівник команд, F - регістр прапорів. У регістрі IP формується відносна (відносно CS) адреса команди, що підлягає виконанню. У регістрі F (мал. 2.9) використовуються наступних 9 розрядів:

Рис. 2.9. Структура регістра прапорів

CF - перенос

PF - парність

AF - допоміжний перенос

ZF - нульовий результат

SF - знак

TF - покроковий режим

IF - дозвіл переривання

DF - напрямок

OF - переповнення

Прапори AF, CF, PF, SF, ZF еквівалентні відповідним прапорам ВМ80, що забезпечує сумісність ВМ86 і ВМ80.

Основні операції по обробці даних виконуються в АЛП, з яким пов'язана схема корекції результатів (СКР), яка використовується при роботі з даними, що представлені у двійково-десяткових кодах.

Зв'язок внутрішніх вузлів МП із шиною ША/Д здійснюється через буфер шини (БШ), що складається із двонапрямлених підсилювачів із трьома стійкими вихідними станами.

Удосконалення архітектури ВМ86 пов'язано також із введенням у структуру мікропроцесора спеціального суматора (СМ) для обчислення адрес пам'яті.

Розрядність ША МП - 20. Однак для спрощення операцій зберігання й пересилання адресної інформації процесор маніпулює 16-розрядними логічними адресами, до яких відносяться початкові (базові) адреси сегментів пам'яті й значення зсуву в цих сегментах. Зміст кожного сегментного регістра розглядається як 16 старших розрядів А19-А4 початкової адреси відповідного сегмента. Молодші розряди А3-А0 цієї адреси визначають відповідний сегмент. Невелика ємність пам'яті, виділена під один сегмент, визначається максимальним значенням 16-розрядного зсуву й становить 64К. У нескладних схемах ємністю 64К можно відмовитись від сегментації пам'яті і встановити всі сегментні регістри в нульові стани. При цьому 16-розрядна адреса зсуву буде фактично абсолютною адресою і в цьому відношенні система еквівалентна побудованій на основі ВМ80.