Генератор для мікропроцесора ВМ80.

Для МП КР580ИК80А потрібно дві високовольтні (12В) послідовності тактових імпульсів F1, F2. Часові співвідношення послідовностей тактових імпульсів наведені на мал.4.1.

Рис. 4.1. Часова діаграма послідовностей F1, F2 тактових імпульсів для МП

Часова діаграма і її характеристики показують, що одержання послідовностей тактових імпульсів, які відповідають заданим вимогам, являють собою окреме складне завдання. Тому розроблено спеціалізовану БІС КР580ГФ24. Структура БІС генератора представлена на мал.4.2. БІС складається з генератора, що задає (SGN), генератора тактових імпульсів (GLC), граничного елемента, формувачів і логічних схем. Для роботи генератора необхідне підключення зовнішнього кварцового резонатора із частотою коливань в 9 разів більшою, ніж частота вихідних тактових імпульсів.

Рис. 4.2. Структура БІС генератора КР580ГФ24

CLK2

XTAL1, XTAL2 - входи для підключення кварцового резонатора

TANK - вхід для підключення паралельного LC контуру (якщо є

необхідність)

SYNC - вхід синхронізації (від МП)

RESIN - вхідний сигнал «СКИДАННЯ»

RDYIN - вхідний сигнал «ГОТОВИЙ» для подачі сигналів про готовність зовнішніх пристроїв до роботи МП

OSC - вихід генератора, який використовується для тактування периферійних пристроїв

CLK1, CLK2 - виходи тактових імпульсів

CLK2 (TTL) - вихід тактових імпульсів для ТТЛ схем

STSTB - строб стану, що використовується для фіксації слова стану МП

RESET - вихідний сигнал «СКИДАННЯ»

READY - вихідний сигнал «ГОТОВИЙ»

На мал.4.3. наведена схема підключення БІС генератора до МП. Вихідний сигнал генератора STSTB призначений для стробування слова стану в фіксаторах стану (див. розділ 3.3).

Рис. 4.3. Схема підключення БІС генератора до МП

Варіант побудови генератора на окремих логічних елементах

Для побудови генератора відповідно до діаграми мал.4.1 необхідно організувати регістровий дільник на 5 з логічним виділенням F1 і F2 (мал.4.4).

а) Рис. 4.4. Побудова генератора на базі зсувного регістра

Дільник виконаний на чотирьох розрядному зсувному регістрі 155ИР1. V1 – вхід послідовного запису, V – вхід паралельного запису. Запис по входах C1, C2, V1 у регістрі здійснюється по задньому фронту. Такт F1 є інверсією сигналу з виходу Q₁. Такт F2 є кон’юнкцією сигналу Q2 і 8. За допомогою підсилювачів Y1, Y2 з рівнів ТТЛ формуються високовольтні імпульси F1, F2.