Метод и АЦП параллельного преобразования

Метод параллельного преобразования (параллельного считывания) основан на одновременном сравнении входного сигнала с (2ⁿ – 1) значениями эталонного напряжения, соответствующими n – разрядному двоичному коду. В преобразователе, обобщенная схема которого дана на рис.4.11, (2ⁿ – 1) уровней эталонного напряжения U_э формируются с помощью резистивного делителя, на который подается опорное напряжение U_оп. Число резисторов делителя опорного напряжения равно 2ⁿ. Номиналы резисторов делителя одинаковы, кроме первого и последнего, которые могут быть отличными от остальных в конкретных образцах АЦП. Разные значения эталонного напряжения подаются на инвертирующие входы соответствующих компараторов.

Рис. 4.11

На все неинвертирующие входы компараторов поступает входное напряжение U_вх. В каждом компараторе, число которых составляет

(2ⁿ –1), происходит сравнение двух напряжений. Компараторы, на входах которых выполняется неравенство U_вх > U_Эi, изменяют свое состояние. Это изменение фиксируется RS триггерами и далее передается в шифратор CD. С выхода шифратора сформированный код подается на выходные каскады преобразователей уровней для перевода в стандартные уровни ТТЛ, ЭСТЛ или КМОП-логики.

АЦП параллельного действия являются наиболее быстродействующими, так как преобразование входного сигнала производится за один цикл. Недостатком таких АЦП является потребность в большом количестве компараторов, число которых возрастает с увеличением их разрядности.

При необходимости обеспечить повышенную разрядность (при сохранении высокого быстродействия и без существенного усложнения схемы) применяют параллельно-последовательные (комбинированные) АЦП. В таких преобразователях несколько малоразрядных АЦП параллельного действия соединяются последовательно между собой (рис. 4.12).

Рис. 4.12

Входной сигнал поступает на первый АЦП 1, на входе которого формируются старшие разряды выходного кода. Эти разряды также поступают на вход ЦАП. Выходной сигнал ЦАП сравнивается в усилителе разности УР с входным сигналом. Разность этих сигналов подается на вход второго АЦП 2, который преобразует ее в выходной код младших разрядов.