Однопроцессорная система на основе микропроцессора (МП) К1810ВМ86 (далее ВМ86) состоит из следующих блоков: блока центрального процессора (ЦП) и блоков памяти.

Блок ЦП строится на основе микросхем микропроцессорного комплекта К1810, его структурная схема приведена на рисунке 3.19. МП ВМ86 является аналогом МП i8086 фирмы INTEL, поэтому ни построение однопроцессорной системы, ни программирование этих процессоров не имеют различий. Сигналы D0 – D15 образуют шину данных (ШД), а сигналы A0 – A19 – шину адреса (ША). Сигнал BHE совместно с сигналом A0 определяют следующие варианты пересылок по ШД:

A0 = 0, BHE = 0 – пересылается слово (по D0 – D15);

A0 = 0, BHE = 1 – пересылается только младший байт (D0 – D7);

A0 = 1, BHE = 0 – пересылается только старший байт (D8 – D15);

A0 = 1, BHE = 1 – устройство не выбрано.

Для справки: слово – совокупность 16-ти битов (или 2-х байтов); байт – совокупность 8-ми битов; бит - двоичный разряд, принимает значения 0 или 1. Биты в слове или байте нумеруются справа налево начиная с нуля.

Сигнал BUSEN формируется внешним устройством (контроллером прямого доступа в память - ПДП) и служит для захвата ША этим устройством.

Сигналы MEMR и MEMW формируются блоком ЦП вовремя чтения и записи из запоминающего устройства (ЗУ) соответственно, при этом на ША формируется адрес ячейки ЗУ, и оно в свою очередь должно выставить или принять данные по ШД.

Сигналы IOR и IOW формируются аналогично, но при обращении к внешнему устройству.

Черта над аббревиатурой сигнала обозначает, что он активен при нулевом (низком) уровне.

Блоки памяти(рис 3.20.) состоят из блоков постоянного ЗУ (ПЗУ) и оперативного ЗУ (ОЗУ). ЗУ разбивается на две части: младший и старший банки. Младший банк содержит данные четных адресов и подключен к D0 – D7, а старший содержит данные нечетных адресов и подключен к D8 – D15. Входы ЗУ CS (chip select), CSH и CSL выбирают соответствующее устройство (H – high – старший, L – low – младший). Такая организация ЗУ позволяет передавать как байты, так и отдельные слова.