Задания по комбинационным устройствам

1.Спроектировать и исследовать схему преобразователя трехразрядного двоичного кода в сигналы управления одноразрядным 7-ми сегментным индикатором с выводами от каждого сегмента.

2Спроектировать и исследовать схему преобразователя четырехразрядного двоичного кода в сигналы управления одноразрядным 7-ми сегментным индикатором с выводами от каждого сегмента. Смотри приложение.

3.Спроектировать и исследовать схему преобразователя четырехразрядного двоичного кода в сигналы управления двумя разрядами 7-ми сегментных индикаторов с выводами от каждого сегмента.

4.Спроектировать и исследовать схему для дешифрации четырех разрядного двоичного кода на дешифраторах вида 3:8.

5.Спроектировать и исследовать схему преобразователя трехразрядного кода Грея в сигналы управления одноразрядным 7-ми сегментным индикатором с выводами от каждого сегмента.

6.Спроектировать и исследовать схему преобразователя четырехразрядного кода Грея в сигналы управления двумя разрядами 7-ми сегментных индикаторов с выводами от каждого сегмента.

7.Провести исследование приоритетного шифратора вида 8:3. Смотри приложение.

8.Провести исследование приоритетного шифратора вида 10:4.

9.Спроектировать и исследовать схему шифратора вида 16:4 с использованием двух шифраторов вида 8:3.

10.Спроектировать и исследовать мультиплексор вида 4:1, построенный на логических элементах И, ИЛИ, НЕ.

11.Спроектировать и исследовать схему мультиплексора вида 16:1 с использованием двух мультиплексоров вида 8:1.

12.Спроектировать и исследовать схему мультиплексора вида 16:1 из мультиплексоров вида 4:1.

13.Синтезировать и исследовать схему полусумматора двух одноразрядных двоичных чисел на логических элементах И-НЕ.

14.Синтезировать и исследовать схему полного одноразрядного сумматора на элементах 2И-ИЛИ-НЕ.

15.Спроектировать и исследовать схему четырехразрядного инкрементора на HALF ADDER (полусумматор) из библиотеки MISC.

16.Спроектировать и исследовать схему сумматора для сложения двух четырехразрядных двоичных чисел на HALF ADDER (полусумматор) из библиотеки MISC.

17.Спроектировать и исследовать схему сумматора-вычитателя двух четырехразрядных двоичных чисел.

18.Спроектировать и исследовать схему устройства для сравнения двух четырехразрядных двоичных чисел на основе четырехразрядного сумматора-вычитателя.

19.Спроектировать и исследовать схему устройства для вычисления среднего арифметического двух четырехразрядных двоичных чисел.

20.Спроектировать и исследовать схему для сложения четырехразрядного двоичного числа с пятиразрядной двоичной константой.

21.Спроектировать и исследовать схему для возведения в квадрат трехзначного двоичного числа. Смотри приложение.

22.Спроектировать и исследовать схему для перемножения двухразрядных двоичных чисел.

23.Спроектировать и исследовать схему для перемножения двухразрядного и трехразрядного двоичного числа.

24.Спроектировать и исследовать схему преобразователя кодов согласно нижеприведенной таблице.

Указание: схему выделения старшей единицы реализовать:

а) на шифраторе и дешифраторе вида 8:3;

в) на элементах М2. Смотри приложение;

с) на элементах И-НЕ.

25. Спроектировать и исследовать схему преобразователя трехразрядных двоичных кодов на мультиплексорах вида 8:1, согласно нижеприведенной таблице.

Ниже приводятся схемы реализации некоторых вариантов заданий. Следует помнить, что приведенные схемы не претендуют на роль «истины в последней инстанции», а только демонстрируют возможности программы Multisim. Например, исследование шифратора вида 8:3 можно проводить в режиме ручного управления при помощи кнопок (схема 4.2), а можно автоматизировать этот процесс при помощи программируемого генератора слов, как это сделано в схеме 4.3.