Выполнение операции арифметического умножения

Традиционно операции арифметического умножения и деления в ЭВМ выполнялись с использованием последовательностей описанных ранее элементарных функций. Однако в последнее время в связи с успехами технологии были разработаны специализированные ИС, выполняющие эти операции аппаратным способом. Применение таких устройств позволило значительно увеличить быстродействие вычислительных систем.

Логика построения аппаратных умножителей неразрывно связана с традиционным алгоритмом выполнения операции умножения, базирующемся на суммировании частных произведений разрядов сомножителей. Проиллюстрируем сказанное на примере умножения 2-разрядных двоичных кодов

Структурная схема устройства показана на рис. 15. Частные произведения разрядов сомножителей формируются ЛЭ2И DD1-DD4 . Суммируя эти произведения сумматорами DD5 и DD6 находят значение кода результата. Приведенная структура носит название матричного множительного блока

Используя аналогичный подход, можно синтезировать матричный множительный блок, работающий с входными кодами произвольной разрядности.

Реализация логических операции в АЛУ

Как уже отмечалось, кроме операций арифметического сложе­ния и вычитания АЛУ должно выполнять ряд логических опера­ций. В качестве примера рассмотрим схему, обеспечивающую реализацию операций логических сложения и умножения, суммы :по модулю два и инверсии. Общим для всех перечисленных опе­раций является то, что они исполняются над каждым разрядом входных кодов отдельно без связи с другими разрядами. То есть это операции между разрядами регистров, хранящих исходную информацию. Полученный результат хранится в одном из этих же регистров.

На рис. приведена схема, иллюстрирующая выполнение перечисленных операций для одного разряда входных кодов. Триг­гер ТТ_А(DD4) принадлежит регистру аккумулятору (А), а триггер TT₁(DD5)–буферному регистру 1 (см. структурную схему АЛУ). Выбор испол­няемой операции осуществляется подачей сигнала лог. 1 на соот­ветствующий управляющий вывод устройства.

Суть построения схемы заключается в том, что она содержит цепи, одновременно выполняющие все четыре указанные логиче­ские операции. Элемент DD6 формирует на выходе сигнал Q_АQ₁, элемент DD7–сигнал Q_А+Q₁, элементы DD8, DD9 и DD13– сигнал Q_АQ₁ +Q_АQ₁. Значение О_А берется непосредственно с ин­версного выхода триггера DD4. При подаче соответствующего управляющего сигнала при помощи элементов 2И DD12, DD15, DD16 и DD10, выполняющих роль логических ключей, происходит выбор нужного результата и с помощью элементов 4ИЛИ (DD14) 2И DD2 и DD3 и инвертора DD1 его последующая запись по так­товому импульсу в триггер DD4.

В исходном состоянии на все управляющие входы схемы по­даны сигналы лог. 0. При этом на выходе элемента 4ИЛИ DD11 также формируется нулевой сигнал. В результате на первые вхо­ды элементов 2И DD2, DD3, DD12, DD15, DD16 и DD10 поданы активные логические сигналы. Поэтому их выходные сигналы имеют низкий уровень, что предполагает хранение в триггере DD4 исходной информации.

Допустим, на управляющий вход АВ подан сигнал лог. 1. При этом на верхний вход элемента 2И DD12 подается пассивный ло­гический сигнал и его выходной уровень повторяет значение вы­ходного сигнала элемента DD6, реализующего операцию логиче­ского умножения. Этот сигнал через элемент 4ИЛИ DD14 и инвертор DD1 поступает на нижние входы элементов 2И DD2 и DD3. Сигнал элемента 4ИЛИ DD11, поступающий на верхние входы элементов 2И DD2 и DD3, равен лог. 1 и на входах R и S триггера DD4 формируются сигналы, определяемые результатом выполнения операции логического умножения. С приходом на вход С триггера DD4 очередного импульса синхронизации произой­дет запись в него новой информации.

Принцип действия схемы при подаче сигнала лог. 1 на другие управляющие входы подобен вышеописанному. Дополнив устрой­ство узлами, выполняющими другие логические операции, можно легко расширить функциональные возможности схемы. Следует отметить, что, как и в схеме реализующей сложение-вычитание, одновременная подача не­скольких управляющих сигналов в рассматриваемом устройстве является недопустимой.

Заключение. Арифметико-логическое устройство функционирует на основе микропрограмм­ного управления. Каждая машинная операция разделяется на последовательность элементарных действий (передача слов, инверсия слов и др.), реализуемых в так­тах. Элементарное функциональное вычисление, выполняемое в одном машинном такте, называется микрооперацией. Каждая микрооперация инициируется соответ­ствующим управляющим сигналом. Совокупность микроопераций, выполняемых в одном такте, называется микрокомандой. В частности, микрокоманда может со­держать одну микрооперацию или ни одной.

Для выбора порядка прохождения микроопераций анализируются логические условия, которые принимают значение единицы (да) или нуля (нет) в зависимости от значений операндов и результатов вычислений. Микроалгоритм операции, записан­ный в терминах микроопераций и логических условий, называется микропрограм­мой. Каждая машинная операция имеет свою микропрограмму.

Любой цифровой вычислитель, в том числе и АЛУ, может быть представлен композицией опера­ционного и управляющего устройств. В операцион­ном устройстве выполняются арифметико-логические операции. Управляющее устройство обеспечивает выполнение операций с помощью по­следовательности управляющих сигналов, которую он вырабатывает в зависимости от микропрограммы.