Построение структурной схемы

Структурная схема ЦУ представляет собой совокупность условных графических изображений логических элементов, типовых цифровых устройств и связей между ними.

Элементной базой при технической реализации цифровых устройств являются интегральные схемы различной степени интеграции.

На структурных схемах компоненты микросхем нумеруются слева направо и сверху вниз, то есть построчно. При этом используются две латинские буквы DD, за которыми следуют номер микросхемы в устройстве и через точку номер компоненты в микросхеме. Если микросхема содержит один компонент (логический элемент или типовое устройство), то используется одна буква D и номер компоненты в нумерации отсутствует.

Последовательность построения структурной схемы устройства, реализующего данную ФАЛ или систему ФАЛ, определяется приоритетностью логических операций: старшей является инверсия, затем следует конъюнкция и, наконец, операции типа дизъюнкции – дизъюнкция, исключающее ИЛИ и эквивалентность.

При разработке структурной схемы необходимо учитывать такой параметр микросхем, как коэффициент разветвления по выходу К_раз, определяющий допустимое число входов интегральных компонент, одновременно подключаемых к выходу компоненты данной микросхемы при сохранении ее работоспособности в заданных условиях эксплуатации. Значение К_раз определяется типом выходного каскада компонент микросхемы. Помимо этого тип выходного каскада определяет способ организации мультиплексной линии.

Мультиплексирование – поочередное подключение к линии передачи на время Т выхода каждого из N логических элементов или цифровых устройств.

Выходные каскады выполняются в одном из трех основных вариантов.

1. Обычный каскад (рис. 13, а). К_раз.= 10.

Выход имеет два устойчивых состояния – 0 (транзистор открыт) и 1 (транзистор закрыт).

При организации мультиплексной линии (рис. 13,б) требуется дополнительный ЛЭ Z, тип которого (И либо ИЛИ) зависит от значения выходного сигнала логических элементов в состоянии закрытого ключа.

2. Каскад с открытым коллектором (рис. 14,а). К_раз.= 16.

Для обеспечения устойчивого состояния 1 выход через внешний резистор подключается к источнику питания.

Повышенное значение К_раз объясняется возможностью регулирования выходного тока путем изменения сопротивления резистора.

Исполнение выходных каскадов с открытым коллектором отмечается на корпусе микросхемы символом в виде подчеркнутого ромба (рис. 14,б).

Мультиплексная линия образуется соединением выходов всех N логических элементов на одном общем внешнем резисторе (рис. 14,б). Такое включение эквивалентно использованию дополнительного логического элемента ИЛИ, поэтому его называют "монтажным (проводным) ИЛИ".

3. Каскад с тремя состояниями (рис. 15,а). К_раз.= 10.

Здесь возможны три ситуации:

– напряжение логического нуля на выходе соответствует открытому нижнему транзистору;

– напряжение логической единицы на выходе соответствует закрытому нижнему и открытому верхнему транзистору;

– при обоих закрытых транзисторах выход отключен от цепей питания. Это и есть третье (безразличное) состояние.

Исполнение выходных каскадов с тремя состояниями отмечается на корпусе микросхемы символом в виде ромба с поперечной линией (рис. 15,б).

Мультиплексная линия образуется «монтажным ИЛИ» без дополнительного резистора (рис. 15,б).

Типовые КЦУ

На входы типовых КЦУ могут подаваться два вида сигналов – информационные сигналы и сигналы управления. Информационные сигналы отображают обрабатываемую информацию, а сигналы управления выполняют одну или несколько из следующих функций:

- переключение входных информационных сигналов на определенные выходы устройства;

- задание порядка формирования выходных сигналов;

- синхронизация работы устройства. Синхросигнал задает временной интервал между любыми двумя соседними моментами срабатывания устройства и отображается тактовыми импульсами (тактами);

- стробирование устройства. Сигнал стробирования задает временной интервал, в течение которого выходы устройства разблокированы и на них передается результат обработки информационных сигналов.

Разрешающее значение управляющего сигнала называется активным. На условном графическом обозначении типовых КЦУ всегда указывается именно активный управляющий сигнал: нулевой знаком инверсии , единичный – его отсутствием . Аналогично для некоторых КЦУ указываются и активные значения выходных сигналов.

К основным из типовых КЦУ относятся дешифраторы, шифраторы, мультиплексоры, демультиплексоры и преобразователи кода.

Дешифратором называется КЦУ, преобразующее n-разрядное двоичное число на входе в активный сигнал на одном из m выходов.

Основное назначение дешифраторов – формирование управляющих сигналов.

Дешифратор с n входами и m = 2n выходами называется полным, а в случае m < 2n – неполным (частично определенное КЦУ).

На рис. 16 приведено условное графическое обозначение дешифраторов на примере полного дешифратора 2 4 (n = 2, m = 4) со стробированием (вход V) и инверсными выходами (активным нулевым выходным сигналом). Информационные входы обозначаются весовыми коэффициентами двоичных разрядов, что устанавливает однозначное соответствие между номером входа дешифратора и номером разряда двоичного набора. Для выходов используется сквозная нумерация.

Таблица истинности полных дешифраторов, ограниченная дешифратором рис. 16, показана на рис. 17. Из таблицы видно, что номер выхода, на котором появляется активный сигнал, является десятичным эквивалентом текущего двоичного набора на информационных входах. В маркировке микросхем дешифраторов используются буквы ИД.

Шифратором называется КЦУ, преобразующее активный сигнал на одном (неприоритетный шифратор) или нескольких (приоритетный шифратор) из n информационных входов в m-разрядное двоичное число на выходе.

Шифраторы используются в устройствах ввода информации в цифровые системы и устройства.

Шифратор с m выходами и n = 2m входами называется полным, в противном случае – неполным (частично определенное КЦУ).

На рис. 18 приведено условное графическое обозначение шифраторов на примере полного шифратора 4 2 (n = 4, m = 2) с инверсными входами (активным нулевым сигналом на входе). Для входов используется сквозная нумерация, а выходы обозначаются весовыми коэффициентами двоичных разрядов, что позволяет правильно определить двоичное число на выходе шифратора.

Таблица истинности неприоритетного и приоритетного (значения входов указаны в скобках) полных шифраторов, ограниченная шифратором рис. 18, показана на рис. 19. Из таблицы следует, что двоичное число на выходе неприоритетного шифратора соответствует десятичному номеру активного входа. Для приоритетного шифратора допускается наличие активного сигнала одновременно на нескольких входах. В этом случае двоичное число на выходе соответствует наибольшему по номеру активному входу. Из таблицы также видно, что шифраторам свойственна неопределенность: одно и то же двоичное число на выходе образуется как при активном старшем входе, так и пассивных всех входах. Если к тому же шифратор дополняется входом стробирования, образуется еще одна неопределенность: в режиме блокирования все выходы шифратора тоже будут установлены в единичное значение. Для идентификации этих ситуаций в интегральных шифраторах предусматриваются два служебных выхода.

В маркировке микросхем шифраторов используются буквы ИВ.

Мультиплексором называется КЦУ, обеспечивающее подключение к единственному выходу одного из n информационных входов, выбор которого производится m-разрядным двоичным числом, поступающим на управляющие (адресные, селективные) входы. Очевидно, число селективных входов m = ù log₂(n) é.

Мультиплексоры используются для организации мультиплексной линии или перехода от параллельной передачи двоичных наборов (всех разрядов в одном такте) к последовательной (поразрядной).

На рис. 20 приведены таблица истинности и условное графическое обозначение мультиплексоров на примере мультиплексора 4 1 (n = 4, один выход). Буквой D обозначены информационные входы, а буквой А – адресные. Индекс при букве А обозначает номер разряда соответствующего двоичного числа. Используется и сквозная нумерация входов цифрами от 0 до n+m–1, но селективные (адресные) входы всегда узнаются по полочке, отделяющей их от информационных входов.

В маркировке микросхем мультиплексоров используются буквы КП.

Демультиплексором называется КЦУ, обеспечивающее подключение единственного информационного входа к одному из m выходов, выбор которого осуществляется n-разрядным двоичным числом на управляющих входах.

Демультиплексоры решают задачу, обратную задаче мультиплексирования.

На рис. 21 приведено условное графическое обозначение демультиплексоров на примере демультиплексора 1 4 (один информационный вход, m = 4). Управляющие входы обозначаются весовыми коэффициентами двоичных разрядов, а для выходов используется сквозная нумерация.

Таблица истинности демультиплексоров, ограниченная демультиплексором рис. 21, показана на рис. 22. Из таблицы следует, что номер выхода, к которому подключается информационный вход D, является десятичным эквивалентом двоичного числа х₁х₀ на управляющих входах. Кроме того, нетрудно видеть, что в качестве демультиплексора вполне можно использовать дешифратор со стробированием, если считать стробирующий вход информационным, а информационные входы – управляющими. По этой причине в интегральном исполнении демультиплексоры не выпускаются, а дешифратор со стробированием называют дешифратором-демультиплексором, подчеркивая тем самым возможность выполнения им двух функций.

Преобразователями кода называются КЦУ, реализующие процедуру кодирования – изменение закона расположения нулей и единиц относительно исходных двоичных наборов.

В интегральном исполнении выпускаются только преобразователи двоичного кода в двоично-десятичный или семисегментный код, а также двоично-десятичного кода в двоичный. В маркировке таких микросхем используются буквы ПР, например, К155ПР6. Другие преобразователи кода либо синтезируются как КЦУ, либо реализуются на базе программируемой логической матрицы (ПЛМ).

ПЛМ – это универсальная комбинационная схема, обеспечивающая преобразование входных n-разрядных кодовых слов в m-разрядные кодовые слова на выходе. Структурно (рис. 23) ПЛМ состоит из трех уровней логических элементов и двух матриц соединительных линий М1 и М2.

В исходном состоянии во всех точках пересечения соединительных линий обеих матриц электрический контакт может быть либо обеспечен, либо отсутствовать. В первом случае место соединения выполняется в виде плавкой перемычки, а во втором – в виде р-n перехода. В соответствии с этим программирование ПЛМ заключается либо в разрушении определенных контактов путем пережигания плавкой перемычки, либо в их установлении путем пробоя р-n перехода.

Закон преобразования кодовых слов ПЛМ представленной структуры описывается системой ФАЛ, записанных в СДНФ: {y_i = Úz_j}, где z_j – j-й член i-й функции. Соответственно с этим логические элементы первого уровня обеспечивают прямые и инверсные значения входных переменных, необходимые для формирования членов ФАЛ. Кроме того, второй ряд логических элементов этого уровня введен с целью обеспечения минимальной нагрузки для генератора исходного кода. Собственно члены ФАЛ z_j формируются логическими элементами второго уровня совместно с матрицей М1. Элементы третьего уровня совместно с матрицей М2 обеспечивают необходимую структуру каждой из m ФАЛ.