Понятие и классификация триггеров

Основными компонентами ПЦУ являются запоминающие элементы, которые реализуются специальными устройствами – триггерами.

Триггер – это одноразрядный элемент памяти, предназначенный для хранения одного бита информации. Основной способ построения триггеров – использование обратных связей. Именно за счёт них обеспечивается возможность запоминания.

Любой триггер имеет два выхода – прямой и инверсный, но состояние триггера определяется сигналом на прямом выходе. Число входов в зависимости от типа триггера может составлять от двух до пяти.

По способу приема информации различают асинхронные и синхронные триггеры. Синхронные триггеры записывают бит информации только при наличии активного (разрешающего) сигнала на входе синхронизации. Пассивное значение синхросигнала определяет режим хранения триггера. Асинхронные триггеры не имеют входа синхронизации и записывают бит информации в момент его подачи на информационные входы.

Синхронные триггеры могут быть со статическим или динамическим управлением по входу синхронизации. При статическом управлении активным является уровень логического 0 (инверсный синхровход) или логической 1 (прямой синхровход). На условном графическом обозначении триггера инверсный синхровход показывается кружочком , а прямой – без кружочка . При динамическом управлении активным является фронт или срез синхроимпульса. На условном графическом обозначении триггера фронт показывается прямой косой линией , а срез – обратной .

По функциональным возможностям различают триггеры с раздельной установкой состояний 0 и 1 (RS-триггер), с приёмом информации по одному входу D (D-триггер), универсальный с информационными входами J и K (JK-триггер) и со счётным входом Т (Т-триггер).

Типовые триггеры

Асинхронные RS-триггерыимеют два информационных входа, один из которых обозначается буквой S (Set – установка), а другой – буквой R (Reset – сброс).

На рис. 27 приведены реализация триггера на ЛЭ ИЛИ-НЕ, его условное графическое обозначение при исполнении в виде интегральной схемы и таблица переходов. Как видно, активным значением информационного сигнала является 1. Поэтому RS-триггер, построенный на логических элементах ИЛИ-НЕ, называют RS-триггером с прямыми

Вход	Выход	Режим
St	Rt	Qt+1
		Qt	Хранение
			Запись 1
			Запись 0
			Запрет

Рис. 27. Асинхронный RS-триггер с прямыми входами

входами. Однако асинхронный RS-триггер может быть построен и на логических элементах И-НЕ. Такая реализация триггера, ее условное графическое обозначение при исполнении в виде интегральной схемы и таблица переходов приведены на рис. 28. Здесь активным значением

Вход	Выход	Режим
St	Rt	Qt+1
		Qt	Хранение
			Запись 1
			Запись 0
			Запрет

Рис. 28. Асинхронный RS-триггер с инверсными входами

информационного сигнала является 0. Поэтому RS- триггер, построенный на логических элементах И-НЕ, называют RS-триггером с инверсными входами.

Из таблиц переходов рис. 27 и 28 видно, что, во-первых, активный сигнал на входе S приводит к установке триггера в единичное состояние, а на входе R – в нулевое. По этой причине у триггеров любого другого типа асинхронный вход принудительной установки в 1 обозначается буквой S, а в 0 – буквой R. Эти входы являются входами первого приоритета, то есть при активном сигнале на одном из этих входов триггер не реагирует на сигналы по другим входам. Во-вторых, существует запрещенная комбинация входных сигналов. Запрет следует понимать только в информационном смысле. То есть он имеет смысл лишь при использовании триггера в качестве запоминающего элемента. Действительно, активные сигналы одновременно на S и R входах триггера устанавливают его выходы в одинаковое единичное состояние, что приводит к неопределенности относительно записываемого бита информации. Однако такая комбинация входных сигналов вполне естественна при использовании триггера в качестве управляющего элемента устройства.

В маркировке микросхем RS-триггеров используются буквы ТР.

Триггеры всех других типов выпускаются промышленностью как синхронные.

D-триггерыимеют один информационный вход D и вход синхронизации С. В интегральном исполнении D-триггеры выпускаются как со статическим, так и с динамическим управлением по входу С. В любом случае в маркировке микросхем D-триггеров используются буквы ТМ.

D-триггеры со статическим управлением не имеют входов принудительной установки, поскольку используются исключительно в качестве запоминающих элементов. Их условное графическое обозначение (для примера с единичным активным синхросигналом – прямым синхровходом), таблица переходов и временные диаграммы, где крестик означает безразличное состояние триггера, приведены на рис. 29. Как видно, пока сигнал на входе С сохраняет активное (в данном случае единичное) значение, непрерывно производится запись информации со входа D.

D-триггеры с динамическим управлением дополняются входами S и R принудительной установки начального состояния. Их условное графическое обозначение (для примера с активным фронтом синхросигнала), таблица переходов и временные диаграммы приведены на рис. 30. Как видно, запись информации с входа D производится только по фронту синхросигнала (тактового импульса).

JК-триггерыимеют два информационных входа J и К, вход синхронизации С и входы R и S принудительной установки начального состояния. В интегральном исполнении выпускаются только с динамическим управлением по входу синхронизации. В маркировке микросхем JK-триггеров используются буквы ТВ.

Условное графическое обозначение (для примера с активным срезом синхросигнала), таблица переходов и временные диаграммы работы JК-триггераприведены на рис. 31.

Счётным называется режим, при котором триггер с каждым активным синхросигналом (тактовым импульсом) переключается в противоположное состояние.

В зависимости от значения активного синхросигнала такт разделяется на предстартовый полутакт и пассивный полутакт. Для триггера рис. 31 предстартовым полутактом является импульс такта, а пассивным полутактом – его пауза. В течение пассивного полутакта входы J и К триггера отключены от входных цепей, благодаря чему обеспечивается собственно режим хранения. В течение предстартового полутакта к входным цепям подключается только тот информационный вход, активный сигнал (для триггера рис. 31 – единица) на котором может изменить текущее состояние триггера. Так, применительно к триггеру рис. 31, в интервале времени t₁ – t₂ будет подключен вход J, а в интервале времени t₃ – t₄ будет подключен вход К. Если в течение предстартового полутакта на подключенном информационном входе хоть на мгновение появляется активный сигнал, по активному синхросигналу триггер переключится в соответствующее состояние. В противном случае текущее состояние триггера не изменится.

Т-триггеры имеют единственный вход Т, на который поступают тактовые импульсы. По этой причине и поскольку Т-триггеры работают только в режиме счета, Т-вход называют счетным входом триггера.

К Т-триггеру относится и TV-триггер – Т-триггер, дополненный входом управления V. Сигнал по входу V либо разрешает работу Т-триггера, либо переводит его в режим хранения независимо от тактовых импульсов по входу Т.

Условное графическое обозначение и таблица переходов Т- и TV-триггеров на примере последнего приведены на рис. 32.

В интегральном исполне-нии ни Т-, ни TV-триггеры не выпускаются, поскольку легко могут быть построены на основе D- или JK-триггеров.

Синтез ПЦУ

Синтез ПЦУ проводится в пять этапов.

На 1 этапе определяется минимальное число состояний, необходимое для построения устойчивого ПЦУ, соответствующего заданным условиям работы. Когда решение этой задачи не очевидно, следует воспользоваться графом переключений.

Графом переключений называется ориентированный граф, состоящий из узлов и направленных связей между ними (рис. 33). Каждый узел отображает состояние ПЦУ в данном такте цикла. Внутри узла в десятичной или двоичной системе счисления записывается номер его состояния. Около каждого узла указывается десятичный номер выходного двоичного набора или непосредственно двоичный набор, соответствующий данному такту. Связи между узлами отображают переходы ПЦУ из одного состояния в другое. Над каждой связью выписываются входные двоичные сигналы, вызывающие переход ПЦУ из текущего i-го состояния в последующее (i+1)-е состояние.

В терминах графа переключений можно сформулировать условие устойчивости: ПЦУ устойчиво, если его граф переключений не содержит ни одного замкнутого контура, дуги которого помечены одним и тем же значением входного сигнала.

Существует два способа устранения неустойчивости ПЦУ: переход к динамическому способу управления триггерами и увеличение числа состояний. Реализация первого способа тривиальна. Второй способ более сложный, но иногда единственно возможный: для устранения одного замкнутого контура графапереключений требуется дополнительно ввести не менее двух состояний (одного триггера).

На 2 этапе определяется количество триггеров и выбирается их тип.

Количество триггеров ПЦУ определяется выражением: N_T = ù Log₂N_C é, где N_C – число состояний автомата, включая начальное.

Тип триггеров выбирается по принципу наибольшего совпадения их правил работы с правилами работы проектируемого устройства.

На 3 этапе определяются функции переходов и проводится синтез КЦУ1.

Функции переходов представляются таблицей переходов, где управляющие сигналы записываются на основе правил работы выбранных триггеров, состояния запоминающих элементов – в соответствии с принятым порядком их следования, а входные двоичные наборы – в соответствии с правилами работы проектируемого устройства. Полученная таблица рассматривается как таблица истинности КЦУ1, что позволяет воспользоваться стандартной методикой его синтеза.

На 4 этапе определяются функции выходов и проводится синтез КЦУ2.

Функции выходов представляются таблицей выходов, где управляющие сигналы записываются, как и в таблице переходов, а выходные двоичные наборы – в соответствии с правилами работы проектируемого устройства. Построение таблицы выходов основывается на графе переключений. Полученная таблица рассматривается как таблица истинности КЦУ2, что позволяет воспользоваться стандартной методикой его синтеза.

На 5 этапе строится структурная схема ПЦУ. При этом входы синхронизации триггеров соединяются параллельно (объединяются) на общий вход синхронизации ПЦУ, называемый тактовым входом устройства. В случае обнаружения в структурной схеме типовых структур производится коррекция схемы путем использования условных графических обозначений этих структур.

Наиболее часто используемые ПЦУ – счетчики и регистры, относятся к категории типовых устройств.

Двоичные счетчики

Двоичным счётчиком называется ПЦУ, которое подсчитывает число поступающих на его вход тактовых импульсов и выдает результат в виде двоичного числа.

Основным информационным параметром счётчиков является модуль счёта (коэффициент пересчёта). Модуль счёта К_С определяет максимальное число тактовых импульсов, которое может быть сосчитано счётчиком. Таким образом, максимальный модуль счета n-разрядного двоичного счётчика равен 2ⁿ.

В процессе счёта тактовых импульсов t₁, t₂, t₃, … счётчик последовательно проходит К_С состояний, включая начальное состояние Q_Н (рис. 34). При этом на выходе счётчика формируется последовательность двоичных чисел Y_H, Y₁, Y₂ …, в которой каждое последующее число отличается от предыдущего на 1. К_С-м тактовым импульсом счётчик возвращается в начальное состояние (говорят, переполняется), после чего цикл счёта повторяется.

Базовыми элементами любого счётчика являются Т- и ТV-триггеры, которые аппаратно могут быть реализованы на D- или JK-триггерах.

По направлению счёта различают суммирующие, вычитающие и реверсивные счётчики. Любой из них в зависимости от способа организации цепей синхронизации может быть асинхронным или синхронным.

Суммирующие счётчикис каждым тактом увеличивают свое состояние на 1.Стандартнымначальным состоянием считается нулевое состояние счетчика.

Асинхронный счетчик строится путем соединения выхода предыдущего триггера со счетным входом последующего (рис. 35). На рис. 35 приведены также временные диаграммы, иллюстрирующие динамику работы счетчика при стандартном начальном состоянии.

По фронту первого тактового импульса младший триггер переходит в единичное состояние, формируя на инверсном выходе перепад напряжения из 1 в 0. Поскольку этот перепад пассивен для данного типа триггеров, второй триггер сохраняет предыдущее нулевое состояние. В результате на выходе счетчика образуется двоичное число 01 (1₁₀). Фронт второго тактового импульса возвращает младший триггер в нулевое состояние. При этом на его инверсном выходе формируется перепад напряжения из 0 в 1, который переключает второй триггер в единичное состояние. В результате на выходе счетчика образуется двоичное число 10 (2₁₀). Фронт третьего тактового импульса переводит счетчик в третье состояние – на выходе двоичное число 11 (3₁₀). Четвертым тактовым импульсом счетчик переполняется, то есть возвращается в нулевое (начальное) состояние, после чего процесс счета повторяется.

На основе проведенного анализа можно сформулировать схемотехнические принципы работы суммирующего счетчика:

- для любого суммирующего счетчика переключение i-го триггера возможно, только если все предыдущие триггеры находятся в состоянии единицы;

- в асинхронном счетчике каждый последующий триггер может переключиться только после переключения предыдущего.

Из последнего пункта следует, что каждое двоичное число на выходе асинхронного счетчика формируется во времени последовательно разряд за разрядом, начиная с младшего. Этот процесс эквивалентен распространению переноса при арифметическом сложении двоичного числа с единицей. Поэтому счетчики, у которых сигнал управления переключением триггеров распространяется последовательно, называются счетчиками с последовательным переносом.

Очевидно, что наибольшее время, в течение которого на выходе асинхронного счетчика установится очередной результат равно n× , где – среднее время задержки переключения триггера по счетному входу, а n – число разрядов (триггеров) счетчика.

Наибольшее время между изменением сигнала на входе и завершением образования соответствующего сигнала на выходе называется быстродействием цифрового устройства. В частности, быстродействие счетчиков характеризуется наибольшей допустимой частотой следования тактовых импульсов, которая для асинхронного счетчика определяется отношением 1/(n× ) Гц.

Синхронные счетчики отличаются от асинхронных параллельным соединением счетных входов всех триггеров (рис. 36). Логические элементы обеспечивают выполнение первого пункта схемотехнических принципов работы суммирующего счетчика.

Триггеры синхронного счетчика переключаются одновременно, следовательно, одновременно будут изменяться и значения разрядов двоичного числа на его выходе. Однако сигнал разрешения по V-входу триггеров все же распространяется последовательно от первого логического элемента ко второму, от второго к третьему и т.д., проходя цепочку из n-1 логических элементов, где n – разрядность счетчика. Действительно, если два младших триггера установились в состояние 1, то сигнал разрешения на V-входе третьего триггера появится с задержкой на время переключения первого логического элемента. Если и третий триггер находится в состоянии 1, то сигнал разрешения на V-входе четвертого триггера появится с задержкой на время переключения уже двух логических элементов и т.д.

Таким образом, во-первых, данная схема также является счетчиком с последовательным переносом. Во-вторых, следующий такт может начаться не раньше, чем через время + (n–1)× , где – среднее время задержки переключения логического элемента. Поскольку < , данный счетчик по сравнению с асинхронным обладает бóльшим быстродействием.

Дальнейшее повышение быстродействия возможно лишь за счет организации параллельного переноса (рис. 37). Быстродействие такого счетчика определяется суммой + и не зависит ни от числа триггеров, ни от числа логических элементов. Однако число входов логических элементов увеличивается от разряда к разряду. Тем самым нарушается регулярность (однотипность) структуры счётчика, что снижает технологичность его изготовления в виде интегральной микросхемы. Поэтому в интегральном исполнении счетчики с параллельным переносом выпускаются не более чем 4-разрядными, а построение на их основе счетчиков большей разрядности производится по схеме рис. 38. Там же показано и условное графическое обозначение интегральных суммирующих счетчиков, где выходы счётчика помечаются весовыми коэффициентами двоичных разрядов, а вход сброса R является входом первого приоритета.

Вычитающие счётчики с каждым тактом уменьшают свое состояние на 1. Стандартным начальным состоянием считается единичное состояние счетчика.

Вычитающие счетчики легко получаются из суммирующих. Для этого достаточно лишь в качестве выходов счетчика использовать противоположные выходы триггеров. Других изменений в схеме суммирующего счетчика не требуется.

Принцип работы вычитающего счетчика вполне ясен из временных диаграмм двухразрядного счетчика при стандартном начальном состоянии, управляемого фронтом тактового импульса (рис. 39). Как видно, единственной особенностью вычитающего счетчика является переход из нулевого состояния в единичное.

Реверсивные счётчики обладают возможностями суммирующего и вычитающего счётчиков.

Условное графическое обозначение интегральных реверсивных счетчиков показано на примере микросхемы К155ИЕ7 (рис. 40). Режим суммирования задаётся подачей тактовых импульсов на вход +1, а режим вычитания – на вход -1. Вход L предназначен для предварительной установки счетчика в заданное состояние. Активный сигнал на этом входе блокирует счетные входы ±1 и двоичное число с входов D переписывается на выход. Таким образом, вход L является входом второго приоритета. На выходе переноса ³15 активный сигнал появляется при единичном состоянии счётчика, а на выходе займа £0 – при нулевом. Эти выходы обычно используются для построения многоразрядного реверсивного счётчика. При этом выходы ³15 и £0 предыдущей микросхемы (счетчика младших разрядов) соединяются, соответственно, с входами +1 и -1 последующей микросхемы (счётчика старших разрядов).

В интегральном исполнении выпускаются суммирующие счетчики – асинхронные и синхронные с параллельным переносом, а также реверсивные счетчики.­­ В маркировке микросхем счетчиков используются буквы ИЕ.