Техническая реализация логических элементов.

Логические элементы могут быть построены в виде диодно-резисторных схем, в виде транзисторных схем или в виде интегральных схем. Первые простейшие логические элементы были построены на диодах и резисторах.

Техническая реализация двухвходового элемента «И» на диодах и резисторах приведена на рис. 14.3.

Рис. 14.3. Диодно-резисторный элемент «И».

Сигналы Х_i=0 будем имитировать подключением к общему проводу. Сигналы Х_i=1 будем имитировать подключением к источнику питания +Е В. Тогда, если хотя бы один из сигналов Х_i=0, то от источника +Е В через резистор R пойдет ток:

Такое значение тока получается при условии, что величина R много больше, чем сопротивление открытого диода. Тогда напряжение на выходе элемента примет значение:

Что соответствует логическому нулю. И только в случае, когда оба логических сигнала Х₁=Х₂=1 (оба входа подключены к источнику +Е) ток I_R=0, так как нет разности потенциалов между обоими входами и источником +Е, а напряжение на выходе элемента примет значение:

Что соответствует единичному логическому сигналу. Таким образом, таблица истинности такого логического элемента совпадает с табл. 14.2 для двухвходового логического элемента «И».

Техническая реализация двухвходового элемента «ИЛИ» на диодах и резисторах приведена на рис. 14.4.

Сигналы Х_i=0 будем имитировать подключением к общему проводу. Сигналы Х_i=1 будем имитировать подключением к источнику питания +Е В.

Рис. 14.4. Диодно-резисторный элемент «ИЛИ».

Тогда, если хотя бы один из сигналов Х_i=1, то от источника +Е В через резистор R пойдет ток:

Такое значение тока получается при условии, что величина R много больше, чем сопротивление открытого диода. Тогда напряжение на выходе элемента примет значение:

Что соответствует логической единице. И только в случае, когда оба логических сигнала Х₁=Х₂=0 (оба входа подключены к общему проводу) ток I_R=0, так как нет разности потенциалов между обоими входами и общим проводом, а напряжение на выходе элемента примет значение:

Что соответствует нулевому логическому сигналу. Таким образом, таблица истинности такого логического элемента совпадает с табл. 14.3 для двухвходового логического элемента «ИЛИ».

Техническая реализация элемента «НЕ» возможна только с использованием транзисторов. По сути логический элемент «НЕ» представляет собой усилительный каскад на биполярном транзисторе по схеме с ОЭ или на полевом транзисторе по схеме с ОИ. Схема логического элемента «НЕ» на биполярном транзисторе приведена на рис. 14.5.

Рис. 14.5.Элемент «НЕ» на биполярном транзисторе.

Транзистор VT1 работает в ключевом режиме, то есть он или полностью открыт, или полностью закрыт.

Сигнал Х=0 будем имитировать подключением входа к общему проводу. Сигнал Х=1 будем имитировать подключением входа элемента к источнику питания +Е В.

При подаче на вход элемента сигнала Х=0 (то есть напряжения 0 вольт) транзистор VT1 будет закрыт, так как ток базы I_б=0. Тогда согласно второму закону Киргофа напряжение на выходе элемента (на коллекторе VT1):

Таким образом уровень напряжения на выходе элемента соответствует логической единице.

При подаче на вход элемента сигнала Х=1 (то есть напряжения Е_п вольт) транзистор VT1 будет открыт, так как ток базы I_б≈Е_п/R₁. Тогда ток коллектора будет примерно равен I_к≈Е_п/R_к. Напряжение на выходе элемента будет:

Таким образом уровень напряжения на выходе элемента соответствует логическому нулю.

Поскольку выходной сигнал такого логического элемента всегда противоположен входному, то его таблица истинности совпадает с табл. 14.4 для логической функции «НЕ».

Более сложные логические элементы образуются комбинацией элементарных логических элементов. Так, например, если соединить последовательно логические элементы «И» и «НЕ», то получим логический элемент «И-НЕ».

Логические элементы в широком ассортименте выпускаются в виде интегральных микросхем с использованием биполярных и полевых транзисторов. Одним из направлений является транзисторно-транзисторные логические схемы (ТТЛ). На рис. 14.6а приведена упрощенная схема базового элемента ТТЛ серии К155.

Рис. 14.6. Упрощенная схема базового элемента ТТЛ серии К155.

В схеме базового элемента ТТЛ можно выделить две основные части: многоэмиттерный транзистор (МЭТ) VT1 с резистором R₁ и диодами VD1 и VD2, а также инвертор на транзисторе VT2. Двухэмиттерный транзистор можно приближенно представить в виде эквивалентной схемы из трех диодов VD3, VD4 и VD5 (рис. 14.6б). Тогда двухэмиттерный транзистор VT1 с резистором R₁ превращается в диодный логический элемент «И», и в сочетании с инвертором на транзисторе VT2 в итоге получается логический элемент «И-НЕ».

Демпфирующие диоды VD1 и VD2 (рис. 14.6а) служат для ограничения импульсов напряжения отрицательной полярности на входах логического элемента.

Контрольные вопросы

1. Схема и принцип действия диодно-резисторного элемента И?

2. Схема и принцип действия диодно-резисторного элемента ИЛИ?

3. Схема и принцип действия элемента НЕ на биполярном транзисторе?

4. Схема и принцип действия интегрального базового элемента ТТЛ серии К155?

5. Эквивалентная схема многоэмиттерного транзистора на диодах?

6. Назначение демпфирующих диодов VD1 и VD2 в схеме базового элемента ТТЛ?

Триггеры.

Триггером называется электронная схема имеющая два устойчивых состояния, одно из которых условно принимается за нулевое, а второе – за единичное, и способная запоминать свое состояние. Таким образом триггер способен запомнить значение одного разряда двоичного числа.

Двоичный статический триггер имеет два выхода: прямой выход Q и инверсный . Когда Q=0, =1, триггер находится в нулевом состоянии, при Q=1, =0 триггер в единичном состоянии.

Триггер может иметь следующие виды входов управления:

· S, R – установочные входы;

· D, J, K – информационные входы, определяющие, в какое состояние необходимо установить триггер;

· С – синхронизирующий вход, определяет момент переключения триггера.

В зависимости от используемых информационных входов управления триггеры бывают следующих типов:

· RS – триггеры (триггеры с раздельными входами), которые имеют вход S установки в состояние 1 (от англ. set - установка) и вход R установки в 0 (от англ. reset – сброс, установка в 0). Триггеры, имеющие инверсные входы и , называются RS – триггеры с инверсными входами.

· D – триггеры (от англ. delay - задержка), имеющие один информационный вход D, по которому они устанавливаются как в состояние 1, так и в 0.

· JK – триггеры, имеющие информационный вход К установки в состояние 0 (от англ. kill – внезапное отключение) и вход J установки в 1 (от англ. jeck – внезапное включение).

В зависимости от наличия синхровхода С триггеры бывают асинхронные (триггер не имеет ни одного синхровхода С), и синхронные (триггер имеет хотя бы один синхровход С),

RS-триггер. Чаще всего RS-триггеры бывают асинхронными, но могут иметь либо прямые, либо инверсные входы.

Условное графическое обозначение и схема построения RS-триггера с инверсными входами приведены на рис. 14.7.

Рис. 14.7. Условное обозначение и схема построения RS-триггера с инверсными входами (кружочки на входах и выходах обозначают инверсию).

При поступлении на вход S инверсного входного сигнала (активный уровень 0) на выходе Q=1 (рис. 4.7б), тогда на входах нижнего элемента И-НЕ совпадут две единицы, и =0. Таким образом, RS-триггер установился в состояние 1, и будет сохранять его после снятия сигнала со входа S, так как инверсный выходной сигнал =0 удерживает выход верхнего элемента И-НЕ в состоянии 1.

При поступлении на вход R инверсного входного сигнала RS-триггер установится в состояние 0 (Q=0, =1), и также будет сохранять его после снятия сигнала со входа R. Все процессы происходят аналогично, но наоборот.

Режимы работы RS-триггера с инверсными входами и его состояния отражены в табл. 14.7.

Таблица 14.7.

Режим работы RS-триггера	Входы RS-триггера	Выходы RS-триггера
S	R	Q
Установка в состояние «1» Режим хранения Установка в состояние «0» Режим хранения Запрещенная комбинация

Как видно из табл. 14.7 одновременно на входы RS-триггера нельзя подавать сигналы R=S=0, так как при этом состояние триггера неопределенно Q= =1, и после снятия сигналов он установится в произвольное состояние, что грозит утерей информации о предыдущем состоянии триггера.

Условное графическое обозначение и схема построения RS-триггера (с прямыми входами) приведены на рис. 14.8.

Рис. 14.8. Условное обозначение и схема построения RS-триггера.

При поступлении на вход S прямого входного сигнала (активный уровень S=1) на выходе =0 (рис. 4.8б), тогда на входах верхнего элемента ИЛИ-НЕ совпадут два нуля, и Q=1. Таким образом, RS-триггер установился в состояние 1, и будет сохранять его после снятия сигнала со входа S, так как выходной сигнал Q=1 удерживает выход нижнего элемента ИЛИ-НЕ в состоянии 0, а два нуля на входах верхнего элемента ИЛИ-НЕ удерживают выход Q=1.

При поступлении на вход R прямого входного сигнала RS-триггер установится в состояние 0 (Q=0, =1), и также будет сохранять его после снятия сигнала со входа R. Все процессы происходят аналогично, но наоборот.

Режимы работы RS-триггера (с прямыми входами) и его состояния отражены в табл. 14.8.

Таблица 14.8.

Режим работы RS-триггера	Входы RS-триггера	Выходы RS-триггера
S	R	Q
Установка в состояние «1» Режим хранения Установка в состояние «0» Режим хранения Запрещенная комбинация

Как видно из табл. 14.8 одновременно на входы RS-триггера нельзя подавать сигналы R=S=1, так как при этом состояние триггера неопределенно Q= =0, и после снятия сигналов он установится в произвольное состояние, что грозит утерей информации о предыдущем состоянии триггера.

RS-триггеры применяются для построения различных устройств управления с запоминанием состояния и построения регистров.

D-триггер. D–триггеры обычно бывают синхронными, так как они имеют один синхровход (рис. 14.9). Стандартный D–триггер кроме инверсных R и S входов имеет информационный D–вход и синхровход С.

По установочным R и S входам D–триггер устанавливается как обычный RS-триггер, при этом R и S входы обладают приоритетом перед D и С входами. Это значит, что в моменты времени когда входные сигналы R и S активны, сигналы на D и С входах игнорируются.

Рис. 14.9. Условное графическое обозначение D–триггера

Особенностью переключения D–триггера при действии сигналов на D и С входы является то, что триггер копирует состояние D–входа при поступлении синхроимпульса на С вход. Причем триггер переключается в момент действия именно прямого (переднего) фронта синхроимпульса. Это значит, что если вход D=0, то с приходом синхроимпульса триггер переключится в нулевое состояние (Q=0, =1). Если же вход D=1, то с приходом синхроимпульса триггер переключится в единичное состояние (Q=1, =0).

Такие D–триггеры широко применяются для построения регистров различного типа и назначения.

D–триггер может работать в режиме счетного триггера (Т–триггера), который применяют для построения счетчиков импульсов.

Основным свойством Т–триггера является переключение триггера в противоположное состояние с приходом на его Т–вход каждого следующего импульса (рис. 14.10).

Рис. 14.10. Включение D–триггера в режиме Т– триггера.

Перевод D–триггера в режим Т–триггера обеспечивается соединением D–входа с инверсным выходом триггера . Так, если D–триггер находится в нулевом состоянии, то на его D–вход действует сигнал =1, тогда с приходом следующего импульса на Т–вход D–триггер переключится в единичное состояние (Q=1, =0). Теперь на его D–вход действует сигнал =0, и с приходом следующего импульса на Т–вход D–триггер переключится в нулевое состояние (Q=0, =1). На рис 14.10б приведены временные диаграммы переключения такого Т–триггера при действии на Т–вход последовательности импульсов.

JK-триггер. JK–триггеры обычно бывают синхронными, так как они имеют один синхровход (рис. 14.11). Стандартный JK–триггер кроме инверсных R и S входов имеет информационные входы J–конъюнкция на три входа, и К–тоже конъюнкция на три входа, а также синхровход С.

Рис. 14.11. Условное графическое обозначение JK –триггера.

По установочным R и S входам JK–триггер устанавливается как обычный RS-триггер, при этом R и S входы обладают приоритетом перед JK и С входами. Это значит, что в моменты времени когда входные сигналы R и S активны, сигналы на JK и С входах игнорируются.

Переключение JK–триггера при действии сигналов на JK и С входы происходит следующим образом.

Если срабатывает конъюнкция J (на всех трех входах J действует логическая 1), и не срабатывает конъюнкция К (хотя бы на одном из трех входов К действует логический 0), то с приходом синхроимпульса на С–вход JK–триггер переключается в единичное состояние (Q=1, =0). Причем триггер переключается в момент действия именно обратного (заднего) фронта синхроимпульса.

Если срабатывает конъюнкция К (на всех трех входах К действует логическая 1), и не срабатывает конъюнкция J (хотя бы на одном из трех входов J действует логический 0), то с приходом синхроимпульса на С–вход JK–триггер переключается в нулевое состояние (Q=0, =1).

На таких JK–триггерах строят регистры и различные управляющие устройства с памятью.

JK–триггер также может работать в режиме счетного триггера (Т–триггера), и также используется для построения счетчиков импульсов.

Перевод JK–триггера в режим Т–триггера обеспечивается при подаче на все входы сборок J и K единичных логических сигналов. Тогда с приходом на С–вход каждого следующего синхроимпульса JK–триггер будет переключаться в противоположное состояние. Временные диаграммы переключения JK–триг-гера в этом режиме совпадают с рис. 14.10б.

Контрольные вопросы

1. Что такое триггер, его свойства, виды триггеров?

2. RS-триггер на элементах И-НЕ, его свойства и режимы работы?

3. RS-триггер на элементах ИЛИ-НЕ, его свойства и режимы работы?

4. Интегральный D-триггер, его свойства и условия переключения?

5. Как включить D-триггер в режиме Т-триггера?

6. Интегральный JK-триггер, его свойства и условия переключения?

7. Как включить JK-триггер в режиме Т-триггера?

8. Применение RS-триггеров, D-триггеров и JK-триггеров?