Мультиплексоры и демультиплексоры.

Мультиплексором называют комбинационное устройство, обеспечивающее передачу цифровой информации, поступающей на несколько входов, на один общий выход в зависимости от управляющего (адресного) сигнала, заданного двоичным кодом. Иными словами, мультиплексор позволяет производить прием сигналов с разных направлений. Также мультиплексор можно уподобить бесконтактному многопозиционному переключателю.

Мультиплексоры обладают двумя группами входов и одним, а реже двумя взаимодополняющими выходами.

Одни входы информационные, а другие служат для управления. К ним относятся адресные и разрешающие (стробирующие) входы. Если мультиплексор имеет n адресных входов, то число информационных входов будет .

Разрешающий вход стробирует одновременно все информационные входы независимо от состояния адресных входов. Наличие разрешающего входа расширяет функциональные возможности мультиплексора и позволяет наращивать разрядность мультиплексоров. Для примера рассмотрим мультиплексор с четырьмя информационными входами , функциональная схема и условное обозначение которого представлены на рис. 4.4. На основании таблицы истинности (табл. 4.3) можно составить переключательную функцию F для выходного сигнала в виде

На одном выходе дешифратора формируется единичный сигнал, который совместно с сигналом подготавливает соответствующий логический элемент «И» для пропускания на вход через схему дизъюнктора «ИЛИ» соответствующего информационного сигнала D.

При необходимости построения мультиплексоров с большим числом входов используются каскадные схемы. На рис. 4.5 приведена в качестве примера двухкаскадная схема, составленная из четырехвходовых мультиплексоров.

Демультиплексор (распределитель) - это устройство, передающее поступающий на его вход X сигнал на один из своих выходов в зависимости от управляющего (адресного) сигнала, заданного двоичным кодом. Демультиплексоры в функциональном отношении противоположны мультиплексорам. Логическая структура простого демультиплексора вида 1:4 представлена на рис. 4.6. Здесь - адресные входы, - информационный вход, - разрешающий вход, - синхронизирующий вход. Номера выходных сигналов соответствуют двоичному коду на адресных входах .

Работу устройства описывают следующие переключательные функции:

В качестве демультиплексора можно применить дешифратор, изображенный на рис. 4.2, если использовать в качестве информационного входа X разрешающий вход V, а в качестве адресных входов – входы X1 и X2

Сумматоры.

Все многообразие математических операций (сложение, вычитание, умножение, деление, возведение в степень, извлечение корня и т.д.) можно свести к единственной операции сложения прямых и обратных сдвинутых влево и вправо на то или иное число разрядов кодов чисел. Поэтому сумматоры являются одним из основных узлов арифметических устройств ЭВМ. Сумматоры многоразрядных чисел строятся на основе одноразрядных сумматоров.

Полный одноразрядный сумматор имеет два входа слагаемых чисел A и B, а также дополнительный третий вход P сигнала переноса из предыдущего младшего разряда, и два выхода S (сумма) и (перенос в следующий старший разряд) (см. рис. 4.7,б).

Исходя из таблицы истинности полного сумматора (см. табл. 4.4), можно записать логические функции для сигналов суммы и переноса

(4.3)

Таблица 4.4.
№ п/п	Входы	Выходы

Уравнения (4.3) поддаются минимизации, в результате которой получается

. (4.4)

Легко убедиться, что оба уравнения удовлетворяют таблице истинности полного сумматора.

Схема полного одноразрядного сумматора, реализующего уравнения (4.4), приведена на рис. 4.7,а.

В частном случае, когда входной сигнал переноса равен , как это имеет место в первом разряде многоразрядного сумматора, систему уравнений (4.3) можно представить в виде

. (4.5)

Элементарное суммирующее устройство, реализующее уравнения (4.5), называют полусумматором HS, логическая схема которого приведена на рис.4.8,а. При необходимости на основе двух полусумматоров может быть построен полный одноразрядный сумматор, изображенный на рис. 4.8,с.

В многоразрядных комбинационных сумматорах для выполнения операции суммирования применяются два метода: последовательный и параллельный.

При последовательном методе в сумматоре производится поразрядная обработка поступающих данных (разряды чисел поступают последовательно один за другим, начиная с младшего разряда). Сумматор, использующий данный метод, называют последовательным. Его характерной особенностью является наличие лишь одного полного одноразрядного сумматора и элемента задержки, включенного между выходом и входом (рис. 4.9,а). Если время задержки элемента равно одному такту (например, использован D-триггер), то сигнал переноса от предыдущего разряда поступит на нижний вход сумматора только в следующем такте, когда на входы а и b поданы значения следующего разряда чисел A и B. В результате на выходе S разряд за разрядом будет формироваться в виде последовательного кода двоичное число, равное сумме чисел A и B.

Достоинством последовательного сумматора является простота схемы, требующая минимального количества оборудования, недостатком – низкое быстродействие, так как для сложения кодов n-разрядных чисел требуется (учитывая возможность переполнения) такт работы сумматора.

Значительно меньшее время выполнения операции при построении на тех же логических элементах имеет параллельный многоразрядный сумматор (рис.4.9,б). В этом устройстве операция сложения производится одновременно (за один такт) во всех разрядах чисел A и B, поступающих в параллельном коде. Для этого параллельный сумматор составляют из n одноразрядных сумматоров, соединяя выход переноса i-го разряда со входом переноса ( )-го разряда.

Длительность формирования результата определяется временем установления выходных сигналов (как суммы, так и переноса) в каждом из одноразрядных сумматоров. В параллельном сумматоре с последовательным поразрядным переносом (см. рис. 4.9,б) время распространения переноса равно ( - задержка формирования переноса в одном разряде) и при большой разрядности чисел может оказаться большим.

Свести к минимуму длительность формирования переноса позволяет сумматор с параллельным переносом, но достигается это за счет усложнения его схемы и здесь не рассматривается.