Шифраторы, дешифраторы и преобразователи кодов.

Глава четвертая

ЦИФРОВЫЕ УСТРОЙСТВА

Комбинационные цифровые устройства

Логические устройства разделяют на два класса: комбинационные и последовательностные.

Устройство называют комбинационным, если его выходные сигналы в некоторый момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени. Закон функционирования таких устройств может быть задан либо таблицей истинности, либо системой переключательных функций.

Типичными представителями комбинационных устройств являются дешифраторы, шифраторы, преобразователи кодов, схемы сравнения, мультиплексоры, демультиплексоры, программируемые логические матрицы.

Последовательностные устройства – это чаще всего цифровые автоматы, состоящие из двух частей: комбинационной схемы и набора запоминающих элементов. Такое устройство, в отличие от комбинационной схемы, имеет некоторое конечное число внутренних состояний, фиксируемых запоминающими элементами. Поэтому состояние выходов здесь определяется не только входными сигналами в данный момент времени, но и состоянием элементов памяти, зависящим от предыстории его работы.

Типичными представителями последовательностных устройств являются регистры, счетчики, схемы синхронизации и т. д.

Шифраторы, дешифраторы и преобразователи кодов.

Шифратор (кодер) – это комбинационное устройство, преобразующее десятичные числа (унитарный код) в соответствующий двоичный код.

Наибольшее применение он находит в устройствах ввода информации (пультах управления) для преобразования десятичных чисел в двоичную систему счисления. Предположим, на пульте имеется 10 клавиш с гравировкой от «0» до «9». При нажатии любой из них на вход шифратора подается единичный сигнал ( ). На выходе шифратора должен появиться двоичный код ( ) этого десятичного числа. На основании этого словесного описания составляем таблицу истинности для шифратора (см. табл. 4.1). Из таблицы, например, следует, что на выходной шине переменная должна иметь единичное значение, когда логическая «1» будет или на входе , или , или , или , или . Следовательно, можно записать для (а по аналогии и для остальных выходных переменных):

(4.1)

Системе уравнений (4.1) соответствует схема шифратора, представленная на рис. 4.1.

Часто шифраторы делают синхронными, т.е. подают дополнительный сигнал «1» на вход С, разрешающий преобразование (см. рис. 4.1, б).

Дешифратор (декодер) – это комбинационное устройство, преобразующее двоичный код в сигнал «1» на одном определенном выходе при сигналах на остальных выходах равных 0 (унитарный код).

Рассмотрим дешифратор двоичного кода с n входами. Так как возможное количество чисел, закодированных n-разрядным двоичным кодом, равно количеству наборов из n аргументов , то наибольшее число выходов дешифратора равно . Такой дешифратор называют полным. Если число выходов дешифратора меньше , дешифратор называют неполным.

Таблица истинности полного дешифратора двухразрядных двоичных чисел (см. табл. 4.2) представляет собой ряд единиц, расположенных по диагонали таблицы, в остальных клетках которой стоят нули. Так как двухразрядный дешифратор имеет 4 выхода, его работа описывается четырьмя логическими функциями

(4.2)

Эти функции могут быть реализованы с помощью двухвходовых схем «И», а для получения инверсных значений входных сигналов используют инверторы (см. рис. 4.2).

Часто дешифраторы выполняют с управляемой синхронизацией, при которой дешифрация кода будет произведена во время подачи синхроимпульса, поступившего на вход С, лишь при условии, что на вход V подан управляющий (разрешающий) единичный сигнал. Для реализации такого условия на дополнительные (третьи для схемы на рис. 4.2) входы всех четырех конъюнкторов подается сигнал со схемы «И», на входы которой поступают сигналы С и V. Такие дешифраторы позволяют легко наращивать число входных сигналов путем каскадного их включения. На рис. 4.3 приведена схема четырехразрядного дешифратора, построенная на двухвходовых дешифраторах.

На дешифраторе первого каскада DC5 при в зависимости от значений сигналов X3 и X4 сигнал 1 появляется на одном из его выходов (например, при на выходе 0, а при на выходе 3). В первом случае лишь DC1, а во втором DC4 будут реагировать на сигналы X1 и X2 (остальные три дешифратора второго каскада будут блокированы поступившими на их входы сигналами ). При значениях, например, единичный выходной сигнал, соответствующий в первом случае коду 0011, появляется на выходе 3 дешифратора DC1, а соответствующий коду 1111 во втором случае - на выходе 3 дешифратора DC4, (т.е. на выходе 15 каскадного дешифратора).