Назначение сигналов процессоров 8086/8088 в максимальном режиме

Табл.

Разряды статуса 3..4 определяют сегментный регистр, используемый для вычисления физического адреса:

Табл.

ST[5] отражает состояние флага разрешения прерывания IF, ST[6] всегда установлен в 0, когда МП обменивается информацией по магистрали, состояние ST[7] не определено (зарезервировано).

Сигналы QS[1:0] формируются только в максимальном режиме и отражают состояние очереди команд:

Табл.

Практически все команды МП i8086 могут работать как со словами (2 байта) так и с байтами. При работе со словами сигнал BHE\ разрешает передачу старшего байта слова.

Сигнал STB отмечает наличие на линиях A/D и A/S адреса.

R и W\ стробируют данные на шине A/D соответственно при чтении и записи.

M-IO\ и OP-IP\ определяют соответственно устройство, с которым производится обмен (память - ВУ) и направление передачи информации (вывод - ввод) относительно процессора.

DE\ стробирует внешний буфер A/D при передаче данных.

Вход TEST\ предназначен для синхронизации программы с внешними процессами. Команда WAIT (ожидание) переводит процессор в режим ожидания, в котором он будет находиться до тех пор, пока на входе TEST\ удерживается высокий уровень сигнала (лог. "1"). При этом все магистрали МП переводятся в высокоимпедансное состояние.

RDY - (готовность) аналогично соответствующему входу МП i8080 обеспечивает возможность асинхронного машинного цикла.

CLR - (сброс) устанавливает все регистры МП в 0, кроме CS, который устанавливается в FFFF и осуществляет запуск командного цикла. Таким образом, стартовый адрес i8086 - всегда FFFF0.

CLC - тактовый сигнал.

INT, INTA\ - соответственно запрос и подтверждение вешнего прерывания (подробнее см. раздел 7).

NMI - запрос внешнего немаскируемого прерывания по фиксированному вектору 2.

HLD, HLDA - соответственно требование и предоставление прямого доступа в память (работает аналогично подсистеме ПДП i8080). В максимальном режиме вместо сигналов HLD, HLDA используются две двунаправленные линии RQ\/Ei\ - запрос шины/разрешение доступа, на которые работает специальная микросхема - арбитр шины.

Временные диаграммы работы МП i8086 в минимальном режиме представлены на Рис.

Т1

Т2

Т3

A[19:16]

CLK

Т4

Тw

ST7 .. ST3

M/IO

BHE A/ST

ALE

A[15:0]

DI[15:0]

A/D [15:0]

RD

OP-IP

DEN

Минимальный режим – цикл ЧТЕНИЕ

Т1

Т2

Т3

A[19:16]

CLK

Т4

Тw

ST7 .. ST3

M/IO

BHE A/ST

ALE

A[15:0]

D0[15:0]

A/D [15:0]

WE

DEN

OP-IP

Минимальный режим – цикл ЗАПИСЬ

Цикл начинается с формирования в T1 сигнала M/IO, определяющего тип устройства - память или ВУ, с которым осуществляется обмен данными. Длительность сигнала M/IO равна длительности цикла шины, и он используется для селекции адреса устройств. В T1 и в начале T2 МП выдает адрес A[19:16] и A[15:0] и сигнал BHE, который вместе с A0 определяет передачу слова или одного из байтов. По спаду строба ALE адрес фиксируется во внешних регистрах-защелках.

В такте T2 происходит переключение шин: на выводы A[19:16]/ ST[6:3] поступают сигналы состояния; выводы A/D[15:0] в цикле ЧТЕНИЕ переводятся в высокоимпедансное состояние, а в цикле ЗАПИСЬ - на них выдаются данные, предназначенные для записи в устройство.

Циклы ЧТЕНИЕ и ЗАПИСЬ отличаются не только активными значениями сигналов RD и WR и состоянием сигнала OP/IP, но и тем, что в цикле ЗАПИСЬ сигналы DEN и WR становятся активными раньше и имеют большую длительность, чем в цикле ЧТЕНИЕ.

Структура процессорных модулей на базе МП i8086 существенно зависит от выбранного режима работы МП.

Процессорный модуль работает аналогично процессорному модулю на базе i8080, но управляет памятью большего объема и может осуществлять обмен двухбайтовыми словами.

AB[19:0]

A/D[15:0]

A/D   A/ST OP-IP R W M-IO STB HLDA DEN

CPU

MIN/MAX

“1”

A     T OE

BD (2)

B

D     C OE

RG (3)

Q

DB[15:0]

OE   OE

L

RDM

WRM

RDIO

WRIO

Процессорный модуль на базе 8086 в минимальном режиме

Микропроцессорная система на базе 8086 в минимальном комплекте

Микропроцессорная система на базе 8086 в максимальном комплекте

Лекция 53

Микропроцессор МП 8086. Архитектура МП 8086

Архитектура МП Intel 8086 в упрощённом виде представлена на рисунке 1. С функциональной точки зрения МП можно разделить на две части: операционное устройство и шинный интерфейс. Все компоненты МП взаимодейст-
вуют между собой посредством систем шин: адресных (16 разрядов), данных (8 разрядов) и управления. В процессоре 8086 имеется несколько быстрых элементов памяти на интегральных схемах, которые называются регистрами. Каждый из регистров предоставляет определенные возможности, которые другими регистрами или ячейками памяти не поддерживаются.

Регистры разбиваются на четыре категории (см. рисунок 1.2):

- регистр флагов:

- регистры общего назначения АХ, ВХ, СХ, DX, BP, SP, DI и SI;

- указатель инструкций IP:

- сегментные регистры CS, SS, DS и ES.

Рисунок 1

Регистр флагов

Регистр флагов - это 16-разрядный (16-битовый) регистр содержит всю необходимую информацию о состоянии процессора 8086 и результатах последних инструкций (рисунок 2).

Например, если вы хотите знать, получен ли при вычитании нулевой результат, непосредственно после этой инструкции вам следует проверить флаг нуля (бит Z в регистре флагов). Если он установлен (то есть имеет ненулевое значение), это будет говорить о том. что результат нулевой. Другие флаги, такие, как флаги переноса и переполнения аналогичным образом сообщают о результатах арифметических и логических операций.

Другие флаги управляют режимом операций процессора 8086. Флаг направления управляет направлением, в котором строковые инструкции выполняют перемещение, а флаг прерывания управляет тем. будет ли разрешено внешним аппаратным средствам.

Рисунок 2 - Регистр флагов процессора 8086.

Битовые флаги:

O - флаг переполнения:
D - флаг направления:

I - флаг прерывания:
Т - флаг перехвата:
S - флаг знака:

Z - флаг нуля:

А - флаг дополнительного переноса:
Р - флаг четности:
С - флаг переноса.

Так. например, клавиатура или модем, могут временно приостанавливать текущий код для выполнения функций, требующих немедленного обслуживания. Флаг перехвата используется только программным обеспечением, которое служит для отладки другого программного обеспечения (отладчики).

Регистр флагов не считывается и не модифицируется непосредственно. Вместо этого регистр флагов управляется в общем случае с помощью специальных инструкций (таких, как CLD, STI и CMC), а также с помощью арифметических и логических инструкций, модифицирующих отдельные флаги. И наоборот, содержимое отдельных разрядов регистра флагов влияет на выполнение инструкций (например. JZ, RCR и MOVSB). Регистр флагов не используется на самом деле, как ячейка памяти, вместо этого он служит для контроля за состоянием и управления процессором 8086.