Проектирование СБИС

Проектирование СБИС является многоуровневым, каждый уровень характеризуется своим математическим обеспечением, используемым для моделирования и анализа схем. Выделяют следующие уровни: системный, регистровый (RTL - Register Transfer Level), называемый также уровнем регистровых передач, логический, схемотехнический, прибор-но-технологический (компонентный). Общее название для регистрового и логического уровней - уровень функционально-логический. Преобладает нисходящий стиль функционально-логического проектирования, при котором последовательно выполняются процедуры уровней системного, RTL и логического. В этих процедурах широко используются ранее принятые унифицированные решения, закрепленные в библиотеках функциональных компонентов, например, сумматоров, мультиплексоров, регистров и т. п. Эти библиотеки разрабатываются с помощью процедур схемотехнического и компонентного проектирования вне маршрутовпроектирования конкретных СБИС.

После получения результатов схемного проектирования приступают к конструкторско-технологическому проектированию, синтезу тестов и окончательной верификации принятых проектных решений.

Верхний иерархический уровень называют системным, архитектурным или поведенческим. Последнее название связано с тем, что на этом уровне оперируют алгоритмами, подлежащими реализации в СБИС, которые выражают поведенческий аспект проектируемого изделия. Алгоритмы, как правило, представляются на языках проектирования аппаратуры (HDL). Далее на системном уровне формулируют требования к функциональным и схемным характеристикам, определяют общую архитектуру построения СБИС, выделяют операционные (data path) и управляющие (FSM - Finite State Machine) блоки.

Составляют расписание операций заданного алгоритма, т. е. распределяют операции по временным тактам (scheduling) и функциональным блокам (allocating). И тем самым принимают решения по распараллеливанию и/или конвейеризации операций.

На уровне регистровых передач выполняют синтез и верификацию схем операционных и управляющих блоков, получают функциональные схемы СБИС.

На логическом уровне, иначе называемом вентильным (gate level), преобразуют RTL-спецификации в схемы вентильного уровня с помощью программ - компиляторов логики; здесь используются библиотеки логических элементов И, ИЛИ, И-НЕ и т. д.

Типичный маршрутпроектирования СБИС включает в себя следующие процедуры.

1. Проверка корректности исходного алгоритма функционирования СБИС.

2. Формирование абстрактного описания проекта для перехода к составлению расписания операций.

3. Выбор базовой технологии и типов функциональных блоков из имеющейся библиотеки функциональных компонентов, которыми могут быть регистры, сумматоры, мультиплексоры и т. п.

4. Составление расписания операций, т. е. распределение операций по временным тактам и функциональным блокам. При этом определяются типы операционных блоков (комбинационные или последовательностные) и исходные данные для синтезауправляющих блоков.

5. Разработка модели устройства на уровне RTL, т. е. синтез схем операционных и управляющих блоков.

6. Верификации выбранного решения, представленного на уровне RTL.

7. Разработка логических схем путем перевода RTL-модели в модель вентильного уровня с помощью компиляторов логики и библиотек логических элементов.

8. Оптимизация и верификация логических схем.

9. Синтез схем тестирования и тестовых наборов.

10. Конструкторско-технологическое проектирование, включающее процедуры планирования кристалла, размещения компонентов и трассировки межсоединений.

11. Верификациядинамических параметров схемы с учетом задержек в проведенных межсоединениях.

12. Синтез файлов с управляющей информацией для генераторов изображений.

К процедурам конструкторского проектирования относят планирование кристалла, размещение компонентов и трассировку межсоединений. Расчет задержек в межсоединениях и их использование в процедуре верификации позволяют уточнить параметры быстродействия схемы. Результаты конструкторского проектирования передаются на этапе синтеза файлов с управляющей информацией для генераторов изображений.

В современных системах структурного синтеза на функционально-логическом уровне стремятся найти не просто работоспособное решение, но решение с оптимальным компромиссным удовлетворением требований к площади кристалла, быстродействию, рассеиваемой мощности, а в ряде случаев - и к тестируемости схемы.