Снижение нагрузок на выходах логических элементов

Эта ситуация возникает в том случае, если нагрузки превышают допустимые значения, а также для повышения быстродействия схем, на которые нагрузки элементов оказывают самое непосредственное влияние.

а)	б)
Рис.14.2. Схемы наращивания входов логических элементов

Чем больше число нагрузок у элемента – источника сигнала (или нестандартная внешняя нагрузка), тем большее время тратится на достижение выходным сигналом порогового уровня при переключении, т.е. на изменение его логического состояния.

Для предотвращения потерь быстродействия из-за нагрузок на выходах сильно нагруженных элементов применяют буферизацию или разделение нагрузки (Рис.14.3 а,б)

Введение буферных каскадов ускоряет работу источника сигнала, но вносит собственную задержку в тракт передачи сигнала. Будет ли в конечном счете эффект ускорения, опред6ляется конкретным расчетом.

При разделении нагрузки новые элементы с задержками в тракт передачи сигнала не вводятся, но увеличивается нагрузка на тот источник сигнала, который питает рассматриваемую схему. Поэтому и здесь эффективность приема должна оцениваться расчетом.

а) буферизация	б) разделение нагрузки
Рис.14.3. Предотвращение потерь быстродействия из-за нагрузок