ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ

5.2.1 Триггеры

Большинство триггеров имеют два выхода: прямой Q и инверсный Q^, т.е. Q=1, Q^= 0 или наоборот Q = 0, Q^= 1. Состояние триггера определяют по значению выхода Q – нулевое Q = 0 и единичное Q = 1. Триггер изменяет свое состояние при некоторых сочетаниях входных сигналов (режим переключения) и сохраняет свое состояние при действии других сочетаний сигналов (режим хранения), т.е. обладает памятью. Существует большое количество триггеров разного типа, построенных на элементах И-НЕ, ИЛИ-НЕ, которые синтезируются как комбинационные логические схемы, а также триггеры в виде интегральной микросхемы. По способу функционирования различают: триггеры RS – триггеры с раздельной установкой, D – триггеры задержки, T – счетные триггеры, JK – универсальные триггеры. Название триггеров определяются первыми буквами английских слов: set-установить, reset-сбросить,toggle-релаксатор, delay-задержка, jerk-резко включить,kill-резко выключить. По способу синхронизации триггеры разделяются на асинхронные и синхронные или тактируемые.

Рассмотрим пример построения отмеченных выше триггеров и временные диаграммы прямого выхода.

Асинхронный RS-триггер, (рис. 5.1), построенный на элементах И-НЕ, требует подачи инверсных сигналов на входы R и S.

Тактируемый (синхронный) RS – триггер (рис. 5.2), имеет два информационных входа и тактирующий вход (Gate), который разрешает его переключение при наличии соответствующих сигналов на информационных входах – как это показано на диаграмме.

D – триггер (Рис. 5.3) имеет один информационный вход D, другой тактирующий C и устанавливается в состояние, соответствующее входу D при действии тактирующего сигнала C.

JK – триггер (Рис. 5.4) универсальный и работает по правилу RS – триггера (вход J=S, вход K=R), переключаясь по срезу синхроимпульса. От RS – триггера он отличается тем, что комбинация J=K=1 не является запрещенной. При наличии этих сигналов он изменяет свое состояние на противоположное тому, в котором находился.

Т- триггер (Рис. 5.5) имеет один вход, который является и тактирующим и информационным. Данный триггер строится на основе JK – триггера, при J=K=1, а вход C является информационным.

5.2.2 Счетчики

Операция счета, выполняемая счетчиком, состоит в изменении значения слова (состояния счетчика) на единицу. Счетчики, выполняющие операцию суммирования значения слова с единицей, называют двоичными суммирующими, а при вычитании из слова единицы счетчики называют двоичными вычитающими. Счетчик, в котором реализуются обе операции, называют реверсивным. Максимальное число, которое может быть записано счетчиком равно N = 2ⁿ – 1, т.е. 0,1,2,…..N. Число N называют модулем счета. Не все счетчики являются двоичными. Счетчик, модуль счета которого не кратен степени 2, называют К-ичными, например, десятичными, пятеричными и т.д.

Счетчики строится на Т-триггерах, которые могут быть преобразованы из JK или D-триггеров.

Двоичный суммирующий счетчик на D-триггерах представлен на рис. 5.6.

В схеме вычитающего счетчика на D-триггерах вход последующего триггера соединяется с прямым выходом предыдущего.

Широко применяются реверсивные счетчики, способные выполнять как суммирование, так и вычитание импульсов. В схемах таких счетчиков имеются логические переключатели с одного режима на другой.

Пример такого счетчика – микросхема К555ИЕ7 –рис. 5.9.

Переход с одного режима на другой осуществляется переключением входов импульсов.Для суммирования–вход «+1», для вычитания - вход «-1», В данном типе схемы имеется возможность предварительной записи числа (подачей «0» на вход L), с которого начинается счет.

Рис. 5.9

Часто возникает необходимость изменения модуля счета счетчиков. Такая возможность предусмотрена в ИМС ИЕ5 – рис. 5.10.

Наличие входов установки R0, объединенных по схеме "И", позволяет строить делители частоты с различными коэффициентами деления в пределах от 2 до 16 без использования дополнительных логических элементов/

Рис. 3.10

5.2.3. Регистры

Регистры построены на элементах памяти – триггерах, каждый из которых служит для хранения и обработки бита информации. Количество триггеров в регистре определяется разрядностью хранимого слова. Регистры классифицируются на регистры памяти (параллельные) и сдвигающие (последовательные). Регистры могут быть построены на различных триггерах. Рассмотрим примеры построения регистров на D – триггерах.

Параллельный регистр – рис. 5.11 осуществляет одновременную запись во все разряды (триггеры) параллельного двоичного кода, поданного на вход, при подаче одного тактового сигнала (синхроимпульса) Сдвигающие регистры служат для преобразования последовательного кода в параллельный и наоборот. При записи кода сдвиг слов производится на необходимое число разрядов вправо или влево путем соединения триггеров между собой и подачи тактовых сигналов. Регистр, сдвигающий слова вправо или влево в зависимости от значения управляющего сигнала называют реверсивным

Регистр сдвига (последовательный) на D-триггерах реализуется соединением прямого выхода (при сдвиге вправо) предыдущего разряда с входом D последующего. Вход D первого разряда служит для приема в регистр информации в виде последовательного кода. Тактовые импульсы подаются на все входы С триггеров параллельно. Каждый тактовый импульс устанавливает последующий триггер в состояние, в котором до этого находился предыдущий, осуществляя тем самым сдвиг информации на разряд вправо.

Допустим, что необходимо записать в регистр сдвига заданное число А = а₃а₂а₁. Запись числа в регистр производится, начиная с его старшего разрядаи вводится в первый триггер после первого тактового импульса: Q1 = а₃. При поступлении второго тактового импульса, значение а₃, поступающее с выхода Q1, переписывается во второй триггер, т. e. устанавливается Q2 = а₃, а в первый триггер поступает следующий разряд а₂ и т. д. После третьего тактового импульса на выходах регистра устанавливается параллельный код Q1Q2Q3 = а₁а₂а₃. Для считывания полученного параллельного кода в виде последовательного с выхода старшего разряда (триггера) необходимо подать еще 2 (то есть в общем виде n – 1)тактовых импульсов. Временные диаграммы сигналов на входе и выходах сдвигового регистра со сдвигом вправо представлена на рис. 7.

123 4

Дата добавления: 2021-07-22; просмотров: 325;