Загальна характеристика ОЕОМ MCS-51

Восьмирозрядні високопродуктивні однокристальні ОЕОМ (ОЕОМ) сімейства МК51 виконані по високоякісній N-МОП технології (серія 1816) і КМОП технології (серія 1830).

Використання ОЕОМ сімейства МК51 в порівнянні з МК48 забезпечує збільшення об'єму пам'яті команд і пам'яті даних. Нові можливості введення-виводу і периферійних пристроїв розширюють діапазон застосування і знижують загальні витрати системи. Залежно від умов використання, швидкодія системи збільшується мінімум в два з половиною рази і максимум вдесятеро [1].

Сімейство МК51 включає п'ять модифікацій ОЕОМ (що мають ідентичні основні характеристики), основна відмінність між якими полягає в реалізації пам'яті програм і потужності споживання.

ОЕОМ КР1816ВЕ51 і КР1830ВЕ51 містять масочно-программируемое в процесі виготовлення кристала ПЗП пам'яті програм ємкістю 4096 байт і розраховані на застосування в масовій продукції. За рахунок використання зовнішніх мікросхем пам'яті загальний об'єм пам'яті програм може бути розширений до 64 Кбайт.

ОЕОМ КМ1816ВЕ751 містить ППЗУ ємкістю 4096 байт із стиранням ультрафіолетовим випромінюванням і зручна на етапі розробки системи при відладці програм, а також при виробництві невеликими партіями або при створенні систем, що вимагають в процесі експлуатації періодичного підстроювання. За рахунок використання зовнішніх мікросхем пам'яті загальний об'єм пам'яті програм може бути розширений до 64 Кбайт.

ОЕОМ КР1816ВЕ31 і КР1830ВЕ31 не містять вбудованої пам'яті програм, проте можуть використовувати до 64 Кбайт зовнішньої постійної або перепрограмованої пам'яті програм і ефективно використовуватися в системах, що вимагають істотно більшого за об'ємом (чим 4 Кбайт на кристалі) ПЗП пам'яті програм.

Кожна з перерахованих вище мікросхем є відповідно аналогом БІС 8051, 80С51, 8751, 8031, 80С31 сімейство MCS-51 фірми Intel (США).

Порівняльні дані мікросхем приведені в таблиці 1.

Кожна ОЕОМ даного сімейства містить вбудоване ОЗУ пам'яті даних ємкістю 128 байт з можливістю розширення загального об'єму оперативної пам'яті даних за рахунок використання зовнішніх мікросхем ЗУПВ об'ємом 64 Кбайт.

Загальний об'єм пам'яті ОЕОМ сімейства МК51 може складати 64 Кбайт пам'яті програм, 64 Кбайт зовнішньої пам'яті даних, 128 байт внутрішньої пам'яті даних плюс регістри спеціальних функцій.

При розробці на базі ОЕОМ складніших систем можуть бути використані стандартні ІС з байтовою організацією, наприклад, серії КР580. Надалі позначення “МК51” буде загальним для всіх моделей сімейства, за винятком випадків, які будуть обумовлені особливо.

ОЕОМ містять всі вузли, необхідні для автономної роботи:

1. Центральний восьмирозрядний процесор;

2. Пам'ять програм об'ємом 4 Кбайт (лише КМ1816ВЕ751, КР1816ВЕ51 і КР1830ВЕ51);

3. Пам'ять даних об'ємом 128 байт;

4. Чотири восьмирозрядні програмовані канали введення-виводу;

5. Два 16-бітових багаторежимних таймера/счетчика;

6. Систему переривань з п'ятьма векторами і двома рівнями пріоритетів;

7. Послідовний інтерфейс;

8. Тактовий генератор.

Система команд ОЕОМ містить 111 базових команд з форматом 1, 2 або 3 байти.

Таблиця 1 – Порівняльні дані мікросхем сімейства МК51

ОЕОМ також має:

- 32 Рона (регістра загального призначення);

- 128 визначуваних користувачем програмно-керованих прапорів;

- набір регістрів спеціальних функцій, частина яких допускає побітову адресацію.

Рони і визначувані користувачем програмно-керовані прапори розташовані в адресному просторі внутрішнього ОЗУ даних. Регістри спеціальних функцій (SFR, SPECIAL FUNCTION REGISTERS) з вказівкою їх адрес приведені в таблиці 2.

Таблиця 2 – Регістри спеціальних функцій

* - регістри, що допускають побітову адресацію.

Нижче коротко описуються функції регістрів, приведених в таблиці 2. Детально ці регістри розглядаються у відповідних розділах справжнього опису.

Акумулятор. АСС – регістр акумулятора. Команди, призначені для роботи з акумулятором, використовують його ім'я «А», наприклад, MOV A, P2. Ім'я «АСС» використовується, наприклад, при побітовій адресації акумулятора. Так, символічне ім'я п'ятого біта акумулятора при використанні асемблера ASM51 буде наступним: АСС. 5.

Регістр В. Іспользуєтся під час операцій множення і ділення. Для інших інструкцій регістр В може розглядатися як додатковий регістр внутрішньої надоперативної пам'яті (СОЗУ).

Регістр стану програми. Регістр PSW містить інформацію про стан програми. Формат регістра PSW (ССП) приведений в таблиці 3.

Таблиця 3 – Формат регістра ССП

Вказівник стека SP. 8-бітовий регістр, вміст якого инкрементируется перед записом даних в стек при виконанні команд PUSH і CALL. При початковому скиданні Вказівник стека встановлюється в 07Н, а область стека в ОЗУ даних починається з адреси 08Н. При необхідності шляхом перевизначення Вказівника стека область стека може бути розташована в будь-якому місці внутрішнього ОЗУ даних ОЕОМ.

Вказівник даних. Вказівник даних (DPTR) складається із старшого байта (DPH) і молодшого байта (DPL). Містить 16-бітову адресу при зверненні до зовнішньої пам'яті. Може використовуватися як 16-бітовий регістр або як два незалежні восьмибітові регістри.

Порт 0 – Порт 3. Регістрами спеціальних функцій Р0, Р1, Р2, Р3 є регістри - “клямки” відповідно портів Р0, Р1, Р2, Р3.

Буфер послідовного порту. SBUF є двома окремим регістром: буфер передавача і буфер приймача. Коли дані записуються в SBUF, вони поступають в буфер передавача, причому запис байта в SBUF автоматично ініціює його передачу через послідовний порт. Коли дані читаються з SBUF, вони вибираються з буфера приймача.

Регістри таймера. Регістрові пари (TH0, TL0) і (TH1, TL1) утворюють 16-бітові регістри – лічильники відповідно таймера / лічильника 0 і таймера / лічильника 1.

Регістри управління. Регістри спеціальних функцій IP, IЕ, TMOD, TCON, SCON і PCON містять біти управління і біти стану системи переривань, таймерів / лічильників, послідовного порту, схеми управління вжитком енергії від джерела живлення.

ОЕОМ при функціонуванні забезпечує:

мінімальний час виконання команд складання – 1 мкс (при fтакт = 12 Мгц);

апаратне множення і ділення з мінімальним часом виконання команд множення / ділення – 4 мкс (при fтакт = 12 Мгц).

У ОЕОМ передбачена можливість завдання частоти внутрішнього генератора за допомогою кварцу, LC-цепочки або зовнішнього генератора.

Архітектура сімейства МК51 не дивлячись на те, що вона заснована на архітектурі сімейства МК48, все ж не є повністю сумісною з нею. У новому сімействі є ряд нових режимів адресації, додаткові інструкції, розширений адресний простір і ряд інших апаратних відмінностей. Розширена система команд забезпечує побайтову і побітову адресацію, двійкову і двійково-десяткову арифметику, індикацію переповнювання і визначення парності / непарності, можливість реалізації логічного процесора.

Найважливішою і відмітною рисою архітектури сімейства МК51 є те, що АЛУ може разом з виконанням операцій над 8-розрядними типами даних маніпулювати однорозрядними даними. Окремі програмно-доступні біти можуть бути встановлені, скинуті або замінені їх доповненням, можуть пересилатися, перевірятися і використовуватися в логічних обчисленнях. Тоді як підтримка простих типів даних (при існуючій тенденції до збільшення довжини слова) може з першого погляду здатися кроком назад, ця якість робить ОЕОМ сімейства МК51 особливо зручними для вживань, в яких використовуються контроллери. Алгоритми роботи останніх за своєю суттю передбачають наявність вхідних і вихідних булевих змінних, які складно реалізувати за допомогою стандартних мікропроцесорів. Всі ці властивості в цілому називаються булевим процесором сімейства МК51. Завдяки такому потужному АЛУ набір інструкцій мікро ЕОМ сімейства МК51 однаково добре личить як для управління в реальному масштабі часу, так і для реалізації алгоритмів з великим об'ємом даних.

2. Умовне графічне позначення ОЕОМ MCS-51

і призначення її окремих виводів

Мікросхеми сімейства КМ1816ВЕ751 конструктивно виконані в металокерамічному корпусі типа 2123.40-6 з прозорою для ультрафіолетового випромінювання кришкою. Що останні розглядаються в даному описі ОЕОМ сімейства МК51 конструктивно виконані в пластмасових корпусах типа 2123.40-2 [1]. Умовне графічне позначення мікросхем на електричних схемах показане на рисунку 1, а призначення виводів приведене в таблиці 4.

Рисунок 1 – Умовне графічне позначення ОЕОМ на електричних схемах

Таблиця 4 – Призначення виводів ОЕОМ

N виводу	Обозн.	Призначення	Тип
1-8	Р1.0 - Р1.7	8-розрядний двонаправлений порт Р1. Вхід адреси А0 - А7 при про­верке внутрішнього ПЗП (РПЗУ)	вхід / вихід
	/ VPD ( / РП)	Сигнал загального скидання Виведення ре­зервного живлення ОЗУ від зовнішнього джерела (для 1816)	вхід
10-17	Р3.0 - Р3.7	8-розрядний двонаправлений порт Р3. з додатковими функціями:	вхід / вихід
	Р3.0	Послідовні дані приймача - RXD	вхід
	Р3.1	Послідовні дані передавача - Тxd	вихід
	Р3.2	Вхід зовнішнього переривання 0-	вхід
	Р3.3	Вхід зовнішнього переривання 1-	вхід
	Р3.4	Вхід таймера/счетчика 0: - Т0	вхід
	Р3.5	Вхід таймера/счетчика 1: - Т1	вхід
	Р3.6	Вихід стробуючого сигналу при записі в зовнішню пам'ять даних: -	вихід
	Р3.7	Вихід стробуючого сигналу при читанні із зовнішньої пам'яті даних -	вихід
	BQ2 BQ1	Виводи для підключення кварцево­го резонатора	вихід вхід
	0 У	Загальний вивід
21-28	Р2.0 - Р2.7	8-розрядний двонаправлений порт Р2. Вихід адреси А8 - А15 в режимі роботи із зовнішньою пам'яттю В ре­жиме перевірки внутрішнього ПЗП виводи Р2.0 - Р2.3 використовуються як вхід адреси А8 - А11 Виведення Р2.7 - дозвіл читання ПЗП: - (вхідний)	вхід / вихід
	РМЕ (РВПП)	Дозвіл зовнішній програмній пам'яті (активний сигнал – логічний 0)	вихід
	ALE / (САВП / )	Вихідний сигнал дозволу фик­сации адреси. При программирова­нии РПЗУ сигнал: - (вхідний)	вхід / вихід
	/ VPR ( / НПР)	Блокування роботи з внутрішньою пам'яттю програм. При програмуванні РПЗУ подається сигнал UPR	вхід
32-39	Р0.7 – Р0.0	8-розрядний двонаправлений порт Р0. Шина адреси / даних при роботі із зовнішньою пам'яттю. Вихід даних D7 – D0 в режимі перевірки внутрішнього ПЗП (РПЗУ)	вхід / вихід
	UCC	Виведення живлення від джерела напруги +5 У	вхід

3. Структура ОЕОМ MCS-51 і її опис

Структура ОЕОМ приведена на рисунку 2.

Рисунок 2 – Структурна схема ОЕОМ ВЕ751

ОЕОМ складається з наступних основних функціональних вузлів: блоку управління і синхронізації; блоку арифметико-логічного пристрою (АЛУ); резидентній пам'яті даних (РПД) об'ємом 128 байт; резидентній пам'яті програм (РПП) об'ємом 4 Кбайт; блоку переривань, таймерів і послідовного порту; чотирьох програмованих паралельних портів введення-виводу; схеми десяткової корекції вмісту акумулятора (СДКА); внутрішнього генератора тактових імпульсів (OSC); резидентної шини даних (РШД) і групи регістрів:

А – акумулятор;

B – регістр розширення акумулятора;

Т1, Т2 – регістри тимчасового зберігання операндів;

ССП (PSW) – регістр стану програми (прапорів);

РК (IR) – регістр команд;

СЬК (РС) – лічильник команд (програмний лічильник);

РУД (DPTR) – регістр-Вказівник даних, що складається з 2-х частин: молодшою – DPL і старшою – DPH;

РУСЯВИЙ (SP) – регістр-Вказівник стека;

РА (RAR) – регістр адреси;

РРТС (TMOD) – регістр режимів таймерів-лічильників;

РУСТ (TCON) – регістр управління-статусу таймерів-лічильників;

РУПП (SCON) – регістр управління приймачем послідовного порту;

SBUF (буфер ПРМ і буфер ПД) – буфери приймача і передавача послідовного порту;

РМП (IЕ) – регістр масок переривань;

РП (IP) – регістр пріоритетів переривань;

РУМ (PCON) – регістр управління потужністю споживання енергії від джерела

живлення.

3.1. Блок управління і синхронізації ОЕОМ

Блок управління і синхронізації призначений для вироблення синхронізуючих і таких, що управляють сигналів, що забезпечують координацію спільної роботи блоків ОЕОМ у всіх допустимих режимах її роботи.

До складу блоку управління входять: пристрій вироблення тимчасових інтервалів, логіка введення-виводу, регістр команд, дешифратор команд, ПЛМ і логіка управління ЕОМ.

Пристрій вироблення тимчасових інтервалів призначений для форми­рования і видач внутрішніх синхросигналів станів, фаз і циклів. Кількість машинних циклів визначає тривалість виконання команд. Практично всі команди ОЕОМ виконуються за один або два машинні цикли, окрім команд множення MUL А, В і ділення DIV А, В, тривалість виконання кото­рых складає чотири машинні цикли. Машинний цикл має фіксовану тривалість і містить шість станів S1-S6, кожне з яких складається з двох тимчасових інтервалів, визначуваних фазами Р1 і Р2. Тривалість фази дорівнює періоду дотримання зовнішнього сигналу BQ, що є первинним сигналом синхронізації ОЕОМ. Сигнал BQ виробляється або вбудованим тактовим генератором ОЕОМ при підключенні до її виводів 18 (BQ2) і 19 (BQ1) кварцевого резонатора або LC-цепочки, або зовнішнім джерелом тактових сигналів.

Схема підключення кварцевого резонатора до виводів BQ2 і BQ1 показана на рисунку 3.

Рисунок 3 – Підключення кварцевого резонатора

Рисунок 4 – Діаграма формування машинних циклів ОЕОМ

Рисунок 4 ілюструє формування машинних циклів в ОЕОМ. Всі машинні цикли однакові, складаються з 12 періодів сигналу BQ, починаються фазою S1 P1 і закінчуються фазою S6 P2. Двічі за один машинний цикл формується сигнал ALE, що видається на однойменний вивід. Якщо, наприклад, зовнішня частота fBQ = 12 Мгц, то тривалість машинного циклу ТМЦ = 1 мкс.

У регістр команд (РК) пересилається з пам'яті програм код операції чергової виконуваної команди. Дешифратор команд декодує код операції і ідентифікує типа команди, що підлягає виконанню. Після цього з програмованої логічної матриці (ПЛМ) викликається послідовність сигналів, що управляють, для виконання команди.

3.2. Блок арифметико-логічного пристрою (АЛУ)

АЛУ є паралельним восьмирозрядним пристроєм, що забезпечує виконання арифметичних і логічних операцій, а також операцій логічного зрушення, обнулення, установки і тому подібне

Блок АЛУ складається з регістрів тимчасового зберігання операндів Т1, Т2, ПЗП констант, суматора, додаткового регістра (регістра В), акумулятора, регістра стану програми.

Регістри тимчасового зберігання операндів Т1, Т2 - восьмирозрядні регістри, призначені для прийому і зберігання операндів на час виконання операцій над ними. Програмно не доступні.

ПЗП констант забезпечує вироблення коди, що коректує, при двійково-десятковому представленні даних, коди маски при бітових операціях і коди констант.

Паралельний восьмирозрядний суматор є схемою комбінаційного типа з послідовним перенесенням, призначеною для виконання арифметичних операцій складання, віднімання і логічних операцій складання, множення, нерівнозначності і ін.

Регістр В - восьмирозрядний регістр, використовуваний під час операцій множення і ділення. Для інших інструкцій він може розглядатися як додатковий надоперативний регістр.

Акумулятор є восьмирозрядним регістром, призначеним для прийому і зберігання результату, отриманого при виконанні арифметико-логічних операцій або операцій пересилки.

Регістр стану програми (PSW) призначений для зберігання інформації про стан АЛУ при виконанні програми. Позначення розрядів регістра PSW і призначення розрядів приведені відповідно в таблицях 5 і 6.

Таблиця 5 – Позначення розрядів регістра ССП (PSW)

Таблиця 6 – Призначення окремих розрядів регістра ССП (PSW)

3.3 Резидентна пам'ять даних

Пам'ять даних призначена для прийому, зберігання і видачі інформації, використовуваній в процесі виконання програми. Пам'ять даних ділиться на внутрішню (резидентну) –РПД і зовнішню – ВПД. До складу вузла, названого на рисунку 2 РПД, входить ОЗУ ємкістю 128 байт і дешифратор адреси. Управляють роботою РПД два регістри: РА (RAR) – регістр адреси; РУСЯВИЙ (SP) – Вказівник стека.

Регістр адреси ОЗУ (РА) призначений для прийому і зберігання адреси вибираної за допомогою дешифратора вічка пам'яті, яка може містити як біт, так і байт інформації.

ОЗУ є 128 восьмирозрядними регістрами, призначеними для прийому, зберігання і видачі різній інформації. 16 з цих регістрів допускають побітову адресацію.

На рисунку 5 приведений розподіл адресного простору РПД і область прямоадресуемых біт.

Рисунок 5 – Розподіл адресного простору РПД і область прямоадресуемых біт

Вказівник стека є восьмирозрядним регістром, призначеним для прийому і зберігання адреси вічка стека. При виконанні команд LCALL, ACALL вміст Вказівника стека збільшується на 2. При виконанні команд RET, RETI вміст Вказівника стека зменшується на 2. При виконанні команди PUSH direct вміст Вказівника стека збільшується на 1. При виконанні команди POP direct вміст Вказівника стека зменшується на 1. Після скидання в Вказівнику стека встановлюється адреса 07Н, що відповідає початку стека з адресою 08Н.

Детальніше організація пам'яті даних мікропроцесорних систем, що використовують дану ОЕОМ, розглянута в розділі 4.6.

3.4 Резидентна пам'ять програм

Пам'ять програм призначена для зберігання програм і має окреме від пам'яті даних адресний простір об'ємом до 64 Кбайт, причому, для мікросхем КР1816ВЕ51, КМ1816ВЕ751 і для КР1830ВЕ51 частина пам'яті програм з адресами 0000Н - 0FFFH розташована на кристалі ОЕОМ. Пам'ять програм, розташована на кристалі (РПП), складається з 12-розрядного дешифратора і ПЗП ємкістю 4К*8 біт для мікросхем КР1816ВЕ51, КР1830ВЕ51 або ППЗУ з ультрафіолетовим стиранням ємкістю 4К*8 біт для КМ1816ВЕ751. Запис програм в ПЗП відбувається під час виготовлення кристалів.

Якщо на виведення ОЕОМ DEMA (ОРПП) подана напруга живлення UСС (логічна 1), то звернення до зовнішньої пам'яті програм відбувається автоматично при виробленні лічильником команд адреси, 0FFFH, що перевищує. Якщо адреса знаходиться в межах 0000Н—0FFFH, звернення відбувається до пам'яті програм, розташованої на кристалі (резидентній пам'яті програм).

Якщо на вивід ОЕОМ DEMA (ОРПП) поданий "0", внутрішня пам'ять програм відключається, і, починаючи з адреси 0000Н, всі звернення виконуються до зовнішньої пам'яті програм.

Для формування поточної 16-розрядної адреси пам'яті програм служить лічильник команд (програмний лічильник) – СЬК (РС). 12 молодших розрядів цього регістра використовуються при адресації вічок РПП об'ємом 212 = 4 Кбайт.

Детальніше організація пам'яті програм мікропроцесорних систем, що використовують дану ОЕОМ, розглянута в розділі 4.6.

3.5 Блок переривань

ОЕОМ має систему переривань з п'ятьма векторами (адресами підпрограм обробки переривань) і двома рівнями пріоритетів. Джерелами переривань є: два зовнішні переривання, що поступають через порт 3; два переривання від переповнювання таймерів – лічильників Т/Сnt 0 і T/CNT 1 і переривання при завершенні передачі або прийому даних при обміні через послідовний порт.

Для програмування і управління роботою системи переривань служать два регістри: РМП (IE) – регістр масок переривань і РП (IP) – регістр пріоритетів переривань, а також чотири молодших біта регістра РУСТ (TCON), див. таблицю 12, 13.

Регістр пріоритетів переривань (IP) призначений для установки рівня пріоритету переривання для кожного з п'яти джерел переривань. Позначення розрядів регістра IP показане в таблиці 7, а їх призначення вказане нижче.

РХ0 – установка рівня пріоритету переривання від зовнішнього джерела .

РТ0 – установка рівня пріоритету переривання від Т/С 0.

РХ1 – установка рівня пріоритету переривання від зовнішнього джерела .

РТ1 – установка рівня пріоритету переривання від Т/С 1.

PS – установка рівня пріоритету переривання від послідовного порту.

Х – резервний розряд.

Таблиця 7 – Позначення розрядів регістра IP

Наявність в розряді IP "1" встановлює для відповідного джерела високий рівень пріоритету, а наявність в розряді IP "0" – низький рівень пріоритету. При читанні резервних розрядів відповідні лінії магістралі даних не визначені. Користувач не повинен записувати "1" в резервні розряди, оскільки вони зарезервовані під подальше розширення сімейства МК51.

Регістр дозволу переривань (IE) призначений для дозволу або заборони переривань від відповідних джерел. Позначення розрядів регістра IE показане в таблиці 8, а їх призначення вказане нижче.

Таблиця 8 - Позначення розрядів регістра IE

ЕА – управління всіма джерелами переривань одночасно. Якщо ЕА = 0, то переривання заборонені. Якщо ЕА = 1, то переривання можуть бути дозволені індивідуальними дозволами ЕХ0, ЕТ0, ЕХ1, ЕТ1, ES.

Х – резервний розряд.

ES – управління перериванням від послідовного порту. ES = 1 – дозвіл. ES = 0 – заборона.

ЕТ1 – управління перериванням від Т/С 1. ЕТ1 = 1 – дозвіл. ЕТ1 = 0 – заборона.

ЕХ1 – управління перериванням від зовнішнього джерела . ЕХ1 = 1 – дозвіл. ЕХ1 = 0 – заборона .

ЕТ0 – управління перериванням від Т/С 0. ЕТ0 = 1 – дозвіл. ЕТ0 = 0 – заборона.

ЕХ0 – управління перериванням від зовнішнього джерела . ЕХ0 = 1 – дозвіл. ЕХ0 = 0 – заборона.

При читанні резервних розрядів відповідні лінії магістралі не визначені. Користувач не повинен записувати "1" в резервні розряди, оскільки вони зарезервовані під подальше розширення сімейства МК51.

Блок переривань містить також схему логічної обробки прапорів переривань, яка здійснює пріоритетний вибір запиту переривання, скидання його прапора і ініціює вироблення апаратний реалізованою команди переходу на підпрограму обслуговування переривання LCALL.

Схема вироблення вектора переривання формує двобайтові адреси підпрограм обслуговування переривання залежно від джерела переривання, які приведені в таблиці 9.

Таблиця 9 - Джерела переривань і адреси обслуговуючих їх підпрограм

Детальніше система переривань описана в розділі 4.4.

3.6. Блок таймерів – лічильників

Таймери – лічильники (Т/С) призначені для підрахунку зовнішніх подій, для здобуття програмно керованих тимчасових затримок і виконання времязадающих функцій ОЕОМ.

До складу блоку Т/С входять:

два 16-розрядні регістри Т/С 0 і Т/С 1;

восьмирозрядний регістр режимів Т/С (TMOD);

восьмирозрядний регістр управління (TCON);

схема інкремента;

схема фіксації,, Т0, Т1;

схема управління прапорами;

логіка управління Т/С.

Два 16-розрядні регістри Т/С 0 і Т/С 1 виконують функцію зберігання вмісту рахунку. Кожен з них складається з пари восьмирозрядних регістрів, відповідно ТН0, TL0 і ТН1, TL1. Причому регістри ТН0, ТН1 – старші, а регістри TL0, TL1 – молодші 8 розрядів. Кожен з восьмирозрядних регістрів має свою адресу і може бути використаний як РОН, якщо Т/С не використовуються (біт TR0 для Т/С 0 і біта TR1 для Т/С 1 в регістрі управління TCON рівні "0").

Код величини початкового рахунку заноситься в регістри Т/С програмно. В процесі рахунку вміст регістрів Т/С инкрементируется. Ознакою закінчення рахунку, як правило, є переповнювання регістра Т/С, тобто перехід його вмісту із стану "всі одиниці" в стан "всі нулі". Всі регістри ТН0, ТН1, TL0, TL1 доступні по читанню, і, при необхідності, контроль досягнення необхідної величини рахунку може виконуватися програмно.

Регістр режимів Т/С (TMOD) призначений для прийому і зберігання коди, що визначає:

— один з 4-х можливих режимів роботи кожного Т/С;

— працю таймерами або лічильниками;

— управління Т/С від зовнішнього виводу.

Позначення розрядів регістра TMOD приведене в таблиці 10, а призначення розрядів – в таблиці 11.

Таблиця 10 – Позначення розрядів регістра TMOD

Біти
Обозн.	GATE1		Ml.1	М0.1	GATE0		М1.0	М0.0

Таблиця 11 – Призначення розрядів регістра TMOD

При роботі таймером вміст регістра Т/С инкрементируется в кожному машинному циклі, тобто Т/С є лічильником машинних циклів ОЕОМ. Оскільки машинний цикл складається з 12 періодів частоти синхронізації ОЕОМ fBQ, то частота рахунку в даному випадку рівна fBQ / 12.

При роботі Т/С лічильником зовнішніх подій вміст регістра Т/С инкрементируется у відповідь на перехід з "1" в "0" сигналу на рахунковому вході ОЕОМ (виведення Т0 для Т/С 0 і виведення Т1 для Т/С 1). Рахункові входи апаратний перевіряються у фазі S5P2 кожного машинного циклу. Коли перевірки показують високий рівень на рахунковому вході в одному машинному циклі і низький рівень в іншому машинному циклі, регістр Т/С инкрементируется. Нове (инкрементированное) значення заноситься в регістр Т/С у фазі S3P1 машинного циклу, безпосередньо наступного за тим, в якому був виявлений перехід з "1" в "0" на рахунковому вході ОЕОМ. Т. до. для розпізнавання такого переходу потрібно два машинні цикли (24 періоди частоти синхронізації ОЕОМ fBQ), то максимальна частота рахунку Т/С в режимі лічильника рівна fBQ / 24.

Аби рівень сигналу на рахунковому вході був гарантовано зафіксований, він повинен залишатися незмінним в перебіг як мінімум одного машинного циклу.

Регістр управління (TCON) призначений для прийому і зберігання коди слова, що управляє. Позначення розрядів регістра TCON приведене в таблиці 12, а призначення розрядів – в таблиці 13.

Таблиця 12 – Позначення розрядів регістра TCON

Таблиця 13 – Призначення розрядів регістра TCON

Прапори переповнювання TF0 і TF1 встановлюються апаратний при переповнюванні відповідних Т/С (перехід Т/С із стану "всі одиниці" в стан "всі нулі"). Якщо при цьому переривання від відповідного Т/С дозволене, то установка прапора TF викличе переривання. Прапори TF