Принцип работы асинхронного триггера

В основе любого триггера лежит схема из двух логических элементов, которые охвачены положительными обратными связями (то есть сигналы с выходов подаются на входы). В результате подобного включения схема может находиться в одном из двух устойчивых состояний, причем находиться сколь угодно долго, пока на нее подано напряжение питания.

Пример такой схемы (так называемой триггерной ячейки) на двух двухвходовых элементах И-НЕ представлен на Рис. 3.8. У схемы есть два инверсных входа:

–R - сброс (от английского Reset),

–S - установка (от английского Set).

Схема имеет два выхода: прямой выход Q и инверсный выход –Q.

Согласно определению триггер может находиться в конкретный момент времени в одном из состояний «0» или «1». Следовательно для правильной работы схемы отрицательные импульсы не должны поступать на ее входы (–S и – R) одновременно.

Рис.3.8. Схема триггерной ячейки	Рис.3.9. Диаграмма работы триггерной ячейки

Т.е. если на вход –S подается отрицательный импульс (триггер устанавливается в состояние «1» по прямому выходу Q), то в этот момент времени на вход –R должен подаваться положительный импульс.

Диаграмма работы триггерной ячейки представлена на Рис.3.9.

В начальный момент времени на входы –S и –R действуют сигналы «1», триггерная ячейка находится в состоянии «0» (выход Q = 0, выход -Q=1). В момент, когда на вход –S действует активный сигнал нуля, выход Q триггера перебрасывается в состояние «1» с задержкой на время t⁰¹_зд (задержка переключения верхнего элемента), по обратной связи сигнал Q поступает на вход нижнего ЛЭ и вызывает переключение выхода триггера -Q в состояние «0» с задержкой t¹⁰_зд (задержка переключения нижнего элемента)_.

После окончания импульса на входе - S состояние схемы не изменяется (на Q остается единица, на –Q остается ноль). Если триггер стоит в «1» и на вход – S поступит «0» (на входе –R единица), то триггер останется в состоянии «1».

Точно так же при приходе импульса на вход -R выход -Q устанавливается в единицу, а выход Q — в нуль.

Оба эти устойчивых состояния триггерной ячейки могут сохраняться сколь угодно долго, пока не придет очередной входной импульс.

Следовательно сигналы на выходах триггера установятся спустя время t_{зд тр} = t⁰¹_зд + t¹⁰_зд. Из временной диаграммы следует, что длительность входных сигналов должна удовлетворять условию t_{с вх} > t_{зд тр}.

Работу данной триггерной ячейки можно описать таблицей истинности (Таблица 3.1), где

t - момент времени действия входных сигналов S и R;

t +1 - момент времени наступающий, когда сигналы на входе схемы под воздействием входных сигналов принимаю значения, соответствующие последующему состоянию Q;

Q^t - внутренний сигнал обратной связи (состояние триггера до действия входных сигналов в момент времени t +1).

Таблица 3.1

Если оба входных импульса («0») придут одновременно, то в момент действия этих импульсов на обоих выходах будут единичные сигналы -триггерная ячейка находится одновременно в состоянии «0» и «1», что недопустимо. После окончания входных импульсов выходы случайным образом попадут в одно из двух устойчивых состояний, что не позволит гарантировать корректную работу цифрового устройства. Случайным образом будет выбрано одно из двух устойчивых состояний триггерной ячейки при включении питания.

Триггер, представленный на Рис.3.9. называется -R-S (неRнеS) триггером, условное обозначение которого приведено на Рис. 3.10.

Длительность сигналов -R и -S не должна быть слишком малой, иначе триггер может на них не среагировать. Сигнал –R должен начинаться с определенной задержкой после окончания сигнала –S, и наоборот. В первом приближении можно считать, что минимально допустимые временные интервалы между входными сигналами должны равняться 1–2 задержкам логического элемента соответствующей серии.