Следовательно, информационная емкость БИС ПЗУ-Нк

C_Нк = d× ×n_Нк . (4.29)

После преобразования (4.27) получим:

m = [N_аз/d][b_з/ n_Нк]. (4.30)

Рассмотрим подробнее принцип построения и структуру ПЗУ знакогенератора на примере БИС ПЗУ К505РЕ3, предназначен­ных для хранения информации о графике 96 знаков с матрицей знака 7×9. Информационная емкость этих микросхем C_Нк = 512×8. В соответствии с (4.24), (4.28) и (4.29) исходная организация БИС-Нк C_Нк = 32×16×8 (n_Y = 4; d= 32; n_Нк = 8), т. е. в одну БИС можно поместить информацию о графике 32 зна­ков, а для 96 знаков требуется три БИС-Нк (m = 3).

Объем памяти БИС при этом был бы использован нерацио­нально, так как из каждых 16 ячеек памяти для записи графики используется лишь 9. Для уменьшения избыточности информаци­онной емкости ПЗУ знакогенераторов используют различные спо­собы уплотнения размещения информации.

Так, в рассматривае­мых схемах ПЗУ, с этими целями одну из БИС применяют для хранения графики не всего знака, а лишь восьми первых рядов, а графику последнего девятого ряда помещают в другую БИС. При этом можно считать h'_з1 = 8; n_Y = 3; d'_y = 64.

Таким образом, исходная организация БИС-Нк 512×8 представляется как 64×8×8, что позволяет записать графику первых восьми рядов матрицы 64 знаков (прописные буквы латинского алфавита, циф­ры, математические и специальные знаки). Соответственно на адресные входы первой БИС-Нк подаются шесть разрядов кода знака (необходимые для выбора одного из 64 знаков) и три младших разряда кода ряда матрицы. Организация второй БИС проведена в соответствии с условием (4.29), т. е. использована организация 32×16×8 и записана информация о графике всех девяти рядов 32 знаков русского алфавита. Пять разрядов выде­ляется на выбор знака и четыре разряда - на выбор рядов мат­рицы. Из неиспользованных 224 ячеек памяти этой БИС 64 ячей­ки применяются для хранения графики девятых рядов матрицы 64 знаков первой БИС. Выбор той или иной БИС должен осуще­ствляться в соответствии с кодом знака и кодом номера ряда матрицы, для чего на адресные входы и вход выбора микросхемы BKобеих БИС подается логическая комбинация сигналов, сфор­мированная в соответствии с табл. 4.2.

Таблица 4.2

Вход БИС 505РЕ3	Информация на входах	Примечание
БИС 002	БИС 003
А1	Y1	Y1 Q8 Q7	(Q1, … Q8) – восьмиразрядный код КОИ-8   (Y1, … Y8) – код номера ряда матрицы знака
А2	Y2	Y2
А3	Y3	Y3 Q8
А4	Q7	Y4
А5	Q1	Q1
А6	Q2	Q2
А7	Q3	Q3
А8	Q4	Q4
А9	Q5	Q5
ВК

Недостатком БИС К505РЕ3 является их низкое быстродейст­вие (время выборки t_A ≤ 1,5 мкс), что позволяет применять их лишь для СОИ с ограниченным числом знаков в строке (t_з.тс ≤ 3 2). Увеличить N_з.тс вдвое можно, использовав в знакогенера­торе два идентичных ПЗУ, работающих в схеме поочередно.

Значительно большим быстродействием обладают ПЗУ, вы­полненные по биполярной технологии, например БИС К155РЕ21 - К155РЕ24. Время выборки указанной микросхемы не превы­шает 60 нс. Каждая из этих БИС имеет организацию 256×4. ПЗУ хранит информацию о графике 96 знаков с матрицей 5×7. Код знака задается семиразрядным кодом КОИ-7. Для более рационального размещения информации три БИС-Нк используют для записи графики первых четырех столбцов знакомест: b'_з1 = 4; h'_з = 7; n_Y = 3; d' = 32. Исходную организацию БИС представим как 32×8×4, что позволяет в каждой БИС разместить графику 32 зна­ков без одного столбца матрицы. Графика пятого столбца матри­цы занесена в четвертую БИС-Нк К155РЕ24. Выбор одной из трех БИС ОЗУ К155РЕ21 - К155РЕ23 по входам BKи соответствен­но одного из трех используемых разрядов БИС К155РЕ24 определяется двумя старшими разрядами кода знака в зависимости от группы символов латинского или русского алфавитов и знаков. Пять младших разрядов кода знака используются для выбора знака, хранимого в каждой БИС. Остальные три адресных входа микросхемы используются для развертки по вертикали, т. е. для адресации рядов матрицы знака.

Развитие интегральной технологии позволило увеличить ин­формационную плотность БИС при сохранении высокого быстро­действия. Изготовленная по планарно-эпитаксиальной технологии быстродействующих ТТЛ схем с диодами Шотки БИС К555РЕ4 имеет емкость 16К при организации 2048×8 и время выборки t_A ≤ 110 нс. Указанная схема реализует функцию ПЗУ знакогенера­тора 160 символов с матрицей 7×9 с восьмиразрядным кодом обмена информацией, КОИ-8. Рациональное размещение информации позволило снизить информационную избыточность накопи­теля. Однако при этом 11 адресных входов БИС не позволяют организовать выбор знака, используя в качестве адресных сигна­лов восемь разрядов кода знака и четыре разряда кода номера ряда матрицы. Это обусловило необходимость дополнительного преобразователя кодов на входе.

При необходимости формирования нестандартной конфигура­ции знаков в качестве знакогенераторов используют БИС ПЗУ, программируемые изготовителем СОИ.

В ряде случаев может встать задача изменения содержимого какого-то числа ячеек ПЗУ. Такая задача в знакогенераторах возникает при необходимости заменить часть знаков, закодированных в стандартных масочных ПЗУ, на набор специализированных знаков при сохранении раз­мерности матрицы знака либо при исправлении ошибок, допущен­ных при программировании ППЗУ. Для этого выбираются два дополнительных ППЗУ меньшей информационной емкости. В пер­вую микросхему заносится код графики дополнительных или исправленных данных. Информационная емкость этой микро­схемы должна отвечать условию

C_{ПЗУ.доп.D} ≤ N_доп.D n_ПЗУ,(4.31)

где N_доп.D - количество исправляемых ячеек памяти.

Во вторую дополнительную БИС ППЗУ вносятся адреса ячеек памяти основного ЗУ, подлежащие изменению. Число ячеек памя­ти (N_доп.A) этой микросхемы зависит как от количества заменяе­мых ячеек памяти, так и от их адресов, т. е. от количества k_vr адресных разрядов, имеющих переменное значение:

N_доп.A > , (4.32)

Разрядность второй микросхемы определяется из условия

n_{ПЗ.доп A} ≥ [log₂N_доп.D] + 1. (4.33)

Рассмотренные примеры реализации знакогенераторов показы­вают, что выбранные ПЗУ в значительной степени обладают ин­формационной избыточностью, которая объясняется в основном двумя причинами: 1) некратностью разрядности БИС ПЗУ и разрядности, определяемой размерностью матрицы знакоместа по горизонтали; 2) некратностью числа ячеек БИС ПЗУ и размерностью матрицы знакоместа по вертикали; 3) повторяемостью ряда общих элементов в разных знаках.

Как было показано, избыточность, вызванную некратностью размерности матрицы знака по горизонтали и вертикали степени 2, можно уменьшить расчленением матрицы знака на две части, как было сделано в знакогенераторах на БИС ПЗУ 505РЕЗ-002 (003) и К155РЕ21 - К155РЕ24. Избыточность, вызванную повторением общих элементов в разных знаках, можно уменьшить при исполь­зовании многоуровневой организации ПЗУ, при которой ПЗУ од­ного уровня хранят информацию о графике укрупненных элемен­тов, а ПЗУ другого уровня - информацию о комбинации укрупненных элементов, входящих в знак.