Логічні елементи на МОН-транзисторах

12 3

Розвиток комп’ютерної схемотехніки на основі МОН-транзисторів з появою в 1962 р. транзистора з індукованим каналом. Схема на МОН-транзисторах характеризується відносною простотою виготовлення, компактністю, малою споживаною потужністю, високою стійкістю до перешкод при зміні напруги живлення.

МОН-транзистори мають структуру: метал-діелектрик-напівпровідник і в загальному випадку називається МДН-транзисторами (рис. 2.24). Оскільки діелектрик реалізується на основі оксиду SiO₂ то застосовують назву МОН-транзистори (уніполярні, канальні).

Металевий електрод, на який надходить керуюча напруга, називається затвором (З) а два інших електроди – витоком (В) і стоком (С). Від витоку до стоку протікає робочий струм. Для р-каналу полярність стоку від’ємна, а для n-каналу – додатна. Основна пластина напівпровідника називається підкладкою (П). Канал – це приповерхневий провідний прошарок між витоком і стоком, у якому значення струму визначається за допомогою електричного поля. Процеси інжекції і дифузії в каналі відсутні. Робочий струм у каналі обумовлений дрейфом в електричному полі електронів n-каналі і дірок р-каналі.

При нульовому значенні керуючої напруги канал відсутній і струм не протікає. Канал, що утворюється під дією зовнішньої керуючої напруги, називається індукованим. Напруга, при якій утворюється канал, називається пороговою U_ТІН. Канал з початковою додатковою концентрацією зарядів називається вмонтованим.

Швидкодія n-МОН транзисторів у 5-8 разів вища за швидкодію р-МОН транзисторів, оскільки рухливість електронів суттєво вища дірок. У МОН-схемах цілком виключені резистори, їхню роль виконують МОН-транзистори.

Схеми логічних елементів НЕ на МОН-транзисторах подана на рис.2. 25.

У схемі елемента НЕ р-МОН транзисторах застосовують навантажувальний транзистор VT1, стік якого підключається до джерела живлення мінус U_СС (рис. 2. 25, а). Напруга від’ємної полярності вхідної змінної Х надходить на затвор вхідного транзистора VT2. У цій схемі застосовують транзистори з індукованими каналами.

У схемі елемента НЕ на n-МОН транзисторах використовують навантажувальний транзистор VT1 із вбудованим каналом, який підключається до позитивного джерела U_СС. Позитивна напруга вхідної змінної Х надходить на затвор вхідного транзистора VT2 з індукованим каналом (рис. 2. 25, б). Навантажувальний транзистор увімкнений за схемою двополюсника.

Якщо вхідна напруга U_І < U_ТІН то транзистор VT2 закритий, а VT1 – відкритий і на виході встановлюється рівень напруги , близький до значення U_СС.

Якщо вхідна напруга U_І > U_ТІН, то обидва транзистори відкриті і вихідна напруга знімається з дільника, утвореного опорами каналів

U_O = (U_CCR_B)/(R_B+R_H)

де R_B і R_H – опори каналів вхідного і вихідного транзисторів. Порогові напруги для n-МОН U_ТІН=+1,5…2 В, для р-МОН U_ТІН=-5…7 В.

Для того щоб напруга U_ОL була меншою за 0,1 В, потрібно виконання умови R_B<<R_H, яка досягається виготовленням транзисторів з різними опорами каналів. У схемах на р-МОН транзисторах опір каналів транзистора VT1 у 25 разів більший опору каналу транзистора VT2. Специфіка n-МОН транзисторів така, що достатньо співвідношення опорів, що становить біля чотирьох.

Схеми елементів НЕ ЧИ і НЕ І на n-МОН транзисторах подано на рис.2.26.

Елементи НЕ І утворюються паралельним з’єднанням вихідних транзисторів (рис. 2.26, а), а елементи НЕ І послідовним з’єднанням (рис. 2. 26, б). Значення лог. 0 відображається напругою U_О=0,1 В, лог. 1 – напруга U_Н= U_СС. На виході елемента НЕ ЧИ встановлюється інверсне значення логічної суми вхідних змінних, а на виході елемента НЕ І встановлюється інверсне значення логічного добутку вхідних змінних. Наприклад, на виході елемента НЕ ЧИ рівень лог. 0 встановлюється при наявності хоч на одному вході одиничного сигналу. На виході елемента НЕ І рівень лог. 0 встановлюється при збігу високих рівнів напруг на двох входах, коли одночасно відкриваються транзистори VT1, VT2.

У комплементарній МОН-структурі (логіка КМОН) використовуються одночасно р- і n-канальні транзистори. Елементи НЕ в схемотехніці КМОН побудовані на двох транзисторах з індукованими каналами: навантажувальному VT2 з каналом р-типу і вхідним VT1 з каналом –типу (рис. 2. 27, в). Витік транзистора VT2 підключений до джерела позитивного живлення U_СС, напруга вхідної змінної Х надходить на затвори обох транзисторів; вихідна напруга знімається з об’єднаних стоків.

При вхідному рівні U_ІН транзистор VT1 відкритий, а VT2 – закритий, оскільки між його затвором і витоком є нульова напруга. На виході встановлюється рівень U_OL і струм у колі не протікає. При вхідному рівні U_ІL транзистор VT1 закритий, а VT2 – відкритий, тому що між його затвором і витоком є напруга U_СС. На виході – рівень U_OН і струм у колі не протікає.

На рис. 2. 27, б зображена схема КМОН елемента НЕ ЧИ, у якій вхідні транзистори VT1, VT2 увімкнені паралельно, а навантажувальні VT3, VT4 – послідовно. Якщо хоча б на одному із входів є рівень напруги U_ІН, то даний транзистор відкривається, на виході встановлюється рівень U_OL, навантажувальні транзистори закриваються, струм у колі не протікає. Якщо на обох входах є рівні напруги U_ІL, то транзистори VT1 і VT2 закриті, а VT3 і VT4 – відкриті й на виході встановлюється напруга U_OН і струм у колі не протікає.

На рис. 2. 27, в зображена схема КМОН елемента НЕ І, у якій вхідні транзистори VT1 і VT2 увімкнені послідовно, а навантажувальні VT3 і VT4 – паралельно. Якщо на затвори вхідних транзисторів одночасно подаються сигнали U_ІН, то транзистори VT1 і VT2 відкриваються, вихідний рівень встановлюється U_OL, навантажувальні транзистори закриті, струм у колі не протікає. Якщо хоча б на одному з входів є рівень напруги U_ІL, то транзистори VT1 і VT2 закриті і відкривається один з навантажувальних транзисторів VT3 або VT4. На виході встановлюється рівень U_OН і струм у колі не протікає.

Таким чином, у схемах КМОН у статичному стані протікає дуже малий робочий струм, оскільки при відкритих вхідних транзисторах закриті навантажувальні і навпаки. Сумарна потужність споживання в основною визначається енергією, яка витрачається на перезаряд паразитних ємностей.

Промисловість випускає такі сепії КМОН: 176,564, 561, КР1561, КР1554. Мікросхеми швидкодіючої серії КР1554 мають функціональну і технічну повноту і вміщують логічні елементи, тригери, регістри, лічильники, дешифратори, мультиплексори та ін.

Елементи серії КР1554 характеризується такими параметрами діапазон напруги живлення становить 3-6 В; рівні логічних сигналів: U_OL=0,1 В, U_OН= U_СС, U_ІL≤1,35 В, U_ІН≥3,15 В; струм споживання в статичному режимі на логічний елемент – 0,25 мкВт; затримка поширення сигналу – 4 нс; робота перемикання А_п=0,01 пДж; частота перемикання D-тригера – 150 МГц; діапазон температур: - 40..+ 85°С. Як випливає з цих даних, мікросхеми КМОН серії КР1554 є серйозним конкурентом схемам ТТЛШ.

2.4.1. Логічні елементи на МЕН-транзисторах

Польові транзистори МЕН-типу мають структуру «метал-напівпровідник»; їх створюють на основі арсеніду галію (AsGa – сполука галію з миш’яком). Порівняно з германієм AsGa має такі переваги:

· вищу рухливість електронів у слабих електричних полях (≈ 5 разів);

· майже в півтора рази ширшу заборонену зону, яка забезпечує високий питомий опір підкладки (як наслідок, підкладки з AsGa служать напівізолюючим матеріалом);

· дуже малі паразитні ємності між електродами МЕН-транзистора.

На основі арсеніду галію досягається десятикратне підвищення швидкодії схеми при зниження потужності споживання вдвічі. Але арсенід галію не дозволяє створювати МЕН-транзистори з ізольованим затвором, оскільки він не утворює стійких оксидів. В польових МЕН-транзисторах використовують бар’єр Шотки. Тому МЕН-транзистори також називають «польовими транзисторами з бар’єром Шотки» (ПТШ).

Структура арсенід-галієвого МЕН-транзистора (поперечний розріз) приведено на рис. 2.28, а. Транзистор створюється на кристалі з нелегованого AsGa. На поверхні кристалу іонним методом формують сильно леговані n⁺-області витоку, а потім тонкий шар каналу n-типу товщиною d₀=0,2 мкм. На поверхні кристалу в каналі формується металевий електрод затвора (сплав титан-вольфрам).

Для забезпечення омічних контактів з витоком і стоком застосовують металеві електроди на основі композиції германій-золото. На поверхню кристалу між контактами наноситься шар діелектрику, наприклад, оксид кремнію. Металевий електрод затвора створює в каналі збіднений електронами шар – бар’єр Шотки висотою 0,8 В. Просторові розміри бар’єру змінюються під дією напруги затвора. Власне провідний канал товщиною d_К обмежений областю бар’єра та кристалу. Між затвором та витоком подається керуюча напруга U_ЗВ, а на стік – напруга живлення + U_СС. При зміні керуючої напруги змінюється товщина збідненого шару d_Б і провідного каналу d_К= d₀- d_Б, його провідність і струм стоку.

Порогова напруга U_П визначається з рівняння U_П=С₁-С₁N_d , де С₁, С₂ – константи, N_d – концентрація донорів у каналі. Якщо напруга затвор-витік U_ЗВ досягає порогового значення, то границя збідненого шару змикається з кристалом d_К= d₀- d_Б=0; при цьому товщина провідного шару і струм стоку І_С дорівнюють нулю.

Якщо при напрузі затвор-витік U_ЗВ=0 є провідний канал і протікає робочий струм, то МЕН-транзистор називають нормально відкритим, він працює в режимі збіднення. Якщо при U_ЗВ=0 бар’єр Шотки перекриває весь канал і робочий струм не протікає, то МЕН-транзистор називається нормально закритим; він працює в режимі збагачення.

На рис. 2.28, б, наведено стоко-затворні характеристики нормально відкритого (крива 1) і нормально закритого (крива 2) МЕН-транзистора, а також їхня вхідна характеристика (крива 3). Для нормально відкритого МЕН-транзистора керуюча напруга на затворі, при якій протікає струм стоку І_С, може змінюватись від від’ємних значень до невеликих додатних (не більше 0,6 В). При напругах більших U_ЗВ>0,6 В в його каналі з’являється струм затвора І_З, оскільки відкривається перехід метал-напівпровідник. Тому струм стоку обмежений значенням І_СМ1. Для нормально закритого транзистора напруга затвору, при якій протікає струм стоку, додатна і може змінюватись тільки в вузьких границях (0…0,6 В). Максимальний струм стоку обмежений значенням І_СМ2. Для транзисторів з однаковими розмірами каналу (довжиною і шириною) І_СМ1>> І_СМ2. У схемотехніці застосовують нормально закриті і нормально відкриті МЕН-транзистори.

Варіанти схем логічних елементів НЕ, НЕ ЧИ, на МЕН-транзисторах зображено на рис 2.29.

Схема НЕ (рис. 2.29, а) містить пасивний транзистор VT1 (нормально відкритий) і вхідний активний транзистор VT2 (нормально закритий). Пасивний транзистор VT1 увімкнутий за схемою двополюсника і виконує роль джерела стокового струму, значення якого практично не змінюється в широкому діапазоні зміни напруги між стоком і витоком.

До виходу елемента НЕ під'єднано аналогічний інвертор. Він у статичному режимі подається еквівалентною схемою з послідовно увімкнених діода Шотки і резистора між затвором і витоком R_ЗВ. Напруга джерела живлення у схемі U_СС=1,5 В; усереднені значення порогових напруг для транзисторів VT1 і VT2 відповідно становлять U_П1=-0,3 В і U_П2=0,15 В.

При U_ВХ= U_ІL< U_П2 транзистор VT2 закритий, струм стоку І_С2=0 і на виході встановлюється рівень напруги U_ОН. Струм І_С1 відкритого транзистора VT1 подається на затвор інвертора навантаження. Оскільки струм І_С2 становить одиниці міліампер, а резистор R_ЗВ становить десятки ом, то вихідний рівень практично визначається прямою напругою на діоді VD:

U_ОН= U_ДШ+ І_С1· R_ЗВ≈ U_ДШ=0,6 В.

Рівень напруги U_ОН мало залежить від значень джерела живлення U_СС, струму І_С1 і знижується із збільшенням коефіцієнта об’єднання та температури.

При U_ВХ= U_ІН> U_П2 транзистор VT2 відкривається і через нього протікає струм стоку транзистора VT1 і попереднього транзистора (джерело вхідного сигналу). На виході встановлюється низький рівень напруги U_ОL=0,05 В.

Рівень U_ОL знижується із зменшенням струмів стоку і резистора R_СВ між стоком і витоком, який становить одиниці слів. Якщо припустити, що U¹=U_Н, U⁰=U_L, то амплітуда логічного сигналу U_m= U¹ - U⁰=0,55 В. Завадостійкість елемента НЕ М_L=0,16 В, М_Н=0,26 В, що значно менше, ніж для схем на n-МОН транзисторах.

Схема двоходового елемента НЕ ЧИ містить нормально відкритий пасивний транзистор VT1, вхідні нормально закриті транзистори VT2 і VT3, увімкнені паралельно (рис. 2.29,б).

При U_Х1 = U_Х2 = U_ІL транзистори VT1 і VT2 закриті, на виході Y встановлюється високий рівень напруги U_ОН. Якщо на одному із входів або га обох одночасно діє напруга U_ІН , то відповідний транзистор (чи обидва) відкриваються і на виході встановлюється рівень U_ОL. Параметри елемента НЕ ЧИ аналогічні схемам, зображеним на рис. 2.29, а.

Схема двоходового елемента НЕ ЧИ з підвищеною завадостійкістю показана на рис. 2.29, в. Вхідні діоди Шотки VD1 і VD2 реалізують операцію ЧИ, транзистори VT1 і VT2 створюють інвертор, а транзистор VT3 разом з діодами – це ланцюг зміщення рівня порогу транзистора VT2.

В даному елементі порівняно зі схемами, зображеними на рис. 2.29, а і б, забезпечується більша завадостійкість і менша її залежність від технологічного розкиду порогових напруг транзисторів. Це досягається ускладненням схеми, збільшенням її площі на кристалі та використанням другого джерела живлення мінус U_СС2. У схемі використовуються тільки нормально відкриті транзистори з напругами живлення U_СС2 = 1,5 В; U_СС2 = -1 В. Для транзисторів VT1 і VT3 U_П1 = U_П3 = -0,7 В, а для транзистора VT2 U_П2 = -0,45 В.

Пряма напруга на діодах Шотки при протіканні через них струму І_С3 дорівнює приблизно 0,7 В (мінус на катоді). Напруга на затворі транзистора VT2 визначається із залежності U_ЗВ = U_ВХ – U_ДШ, яка є практично лінійною, оскільки U_ДШ = const.

При U_ВХ = U_ІL = 0 напруга U_ЗВ = -0,7 В, що менше від U_П2, і транзистор VT2 закритий, на його виході встановлюється високий рівень напруги U_ОН≈1 В. При U_ВХ = U_ІН = 1 В напруга U_ЗВ = +0,3 В, що більше від U_П2, і транзистор VT2 відкритий, на його виході встановлюється низький рівень напруги U_ОL≈ 0,01 В. Таким чином, використання ланцюга зміщення дозволяє зменшити значення U⁰, збільшити U¹ і логічний перепад U_m = U¹ - U⁰ = 1 В.

Промисловість випускає схеми на МЕН-транзисторах серії К6500, які характеризуються такими параметрами: U_СС1 = 4 В, U_СС2 = -2,4 В; U_Н = 0,9 В; U_L = 0,1 В, середня затримка поширення t_П = 0,15 нс, потужність, споживана одним логічним елементом Р_СС = 5 мВт.

12 3

Дата добавления: 2016-07-27; просмотров: 5654;

Поиск по сайту

Узнать еще