Примеры комбинационных схем
Дешифраторы
Дешифратор основного типа, то есть дешифратор «1 из 2n», представляет собой комбинационную схему с n входами и 2nвыходами. Каждая выходная линия однозначно соответствует одной из 2n возможных комбинаций входных сигналов.
Таблица 5.1.
х2 | х1 | х0 | F0 | F1 | F2 | F3 | F4 | F5 | F6 | F7 | ||
F0 = х0*х1*х2* | ||||||||||||
F1 = х0х1*х2* | ||||||||||||
F2 = х0*х1х2* | ||||||||||||
F3 = х0х1х2* | ||||||||||||
F4 = х0*х1*х2 | ||||||||||||
F5 = х0х1*х2 | ||||||||||||
F6 = х0*х1х2 | ||||||||||||
F7 = х0х1х2 | ||||||||||||
Рис.5.20. Дешифратор на три входа
Вход V (разрешение) управляет всеми выходными сигналами. Если на линию V подать «0» то все выходы установятся в «0».
Селекторы
Функцию выбора данных от одного или нескольких источников выполняют устройства, изготавливаемые в виде модулей и называемые селекторами. Как правило, селектор – это комбинационная схема с одной выходной линией для данных, 2n входными линиями для данных и n управляющими линиями. Каждая из 2n входных линий соответствует одной из 2n возможных комбинаций сигналов на n входных управляющих линиях. При заданной комбинации на входных управляющих линиях значение соответствующей входной линии данных передается на выходную линию данных.
Рис.5.21. Селектор на 4 линии.
Шифраторы-кодопреобразователи
Шифратор – комбинационная схема, преобразовывающая входную комбинацию сигналов в эквивалентный двоичный код.
Типичным примером шифратора может служить преобразователь 8421 двоично-десятичного кода в семи сегментный код. Этот преобразователь получает десятичную цифру в четырех битовом двоично-десятичном представлении и формирует значения на семи выходных линиях, которые используются для управления семью сегментами светового индикатора.
Таблица 5.2
№ п/п | х3 | х2 | х1 | х0 | A | B | C | D | E | F | G | |
Рис.5.22. Шифратор-преобразователь двоично-десятичного кода в семи
сегментный
Вход х5 предназначен для быстрого коммутирования выходных сигналов (32 Гц) необходимого для индикаторов на жидких кристалах.
Сумматоры и вычитатели
Полный сумматор
Сумматор предназначен для поразрядного складывания двух двоичных чисел А = аn-1 · an-2 · · · a1 · a0 и В = bn-1 · bn-2 · · · b1 · b0.
При сложении двоичных чисел значения цифр в каждом двоичном разряде должны быть сложены между собой и с переносом из предыдущего разряда. Если результат при этом превышает 1, то возникает перенос в следующий разряд. Полным сумматором называется сумматор суммирующий все три бита в разряде включая перенос.
Составим таблицу состояний для суммирования ai + bi + ci
Таблица 5.2
ai | bi | ci | Ci+1 | Si | |
|
|
| |||||
|
|
|
1 |
| ||||
| 1 | 1 |
Рис.5.24. Полный сумматор
Если покаскадно соединить n полных сумматоров то получается схема для сложения n разрядных двоичных чисел. Разряды складываемых чисел подаются на входы аi и bi, а результат появляется на выходах Si. Последний перенос Cn является старшим разрядом (n + 1) разрядной суммы. Входная линия переноса в младший разряд C0 является еще одним входом всей схемы. Он позволяет задать начальное значение переноса, что удобно для сложения с многократной точностью.
|
|
Рис.5.25. Двоичный сумматор с последовательным переносом
Полный вычитатель
Таблица 5.3
ai | bi | ci | Ci+1 | Si | |
|
|
1 | |||
1 | 1 |
Заем в соседнем разряде считается отрицательным переносом. Таким образом разряд переноса Сi при вычитании может обозначать наличие заема из предыдущего разряда.
Сравнивая таблицу 5.2 и таблицу 5.3 видим, что колонки Si идентичны. Следовательно, выражения для Si в вычитателе и сумматоре совпадают.
Для Сi+1 выражения совпадают при условии замены аi* на аi, поэтому схема полного вычитателя аналогична схеме полного сумматора (рис.5.24.) с той лишь разницей, что для схемы формирования Сi+1 вместо сигнала аi взят сигнал аi*, то есть добавлен инвертор.
Генераторы прямоугольных импульсов
|
|
|
|
|
Рис.5.26.
Генераторы прямоугольных импульсов широко применяются в схемах синхронных УА для стробирования электронной части УА.
Конденсатор С1 выбирается в зависимости от требуемой выходной длительности импульса.
Схема формирования импульсов
|
|
|
|
|
|
|
|
a)
Рис.5.27. Схемы формирователя (удвоителя) импульсов по фронту и срезу
входного сигнала: а) на элементах НЕ, И, ИЛИ
б) на элементе неравнозначность
б)
Схема устранения дребезга контактов
Любой переключающийся контакт в момент переключения осуществляет кратковременные затухающие колебательные движения. При вводе в УА информации о положении датчиков двухпозиционной информации в схему УА поступает последовательность П импульсов обусловленных дребезгом контакта.
Рис.5.28. Схема наблюдения дребезга контактов при переключении
Последовательность импульсов дребезга может приводить к ложным управляющим воздействиям УА, если не предусматривать специальных мер устранения дребезга.
Наиболее эффективным способом устранения дребезга является способ с использованием RS-триггера. В RS-триггере собранном на двух элементах И-НЕ при дребезге контактов (рис.5.29.) за счет резисторов R1, R2 поддерживается на входах S*, R* состояние логической «1», то есть состояние удержания, поэтому первым же импульсом логического «0» переключающегося контакта S1 триггер будет переброшен в противоположное состояние и будет удерживаться в нем при последующем дребезге.
Рис 5.29.Схема устранения дребезга контактов на RS-триггере
Дата добавления: 2020-02-05; просмотров: 716;