Индивидуальные задания

Вариант	Задание 1. Нарисуйте условное обозначение, схему, таблицу истинности и диаграмму работы указанного триггера	Задание 2. Дорисуйте заданные на рисунках диаграммы для указанных триггеров
В.1	Асинхронный -JK триггера	Рис.3.23 (а)
В.2	Асинхронный -J-K триггера
В.3	Асинхронный J-K триггера
В.4	Асинхронный J-K триггера
В.5	Асинхронный R-S триггера	Рис.3.23 (б)
В.6	Асинхронный -RS триггера
В.7	Асинхронный -R-S триггера
В.8	Асинхронный RS триггера
В.9	Асинхронный -JK триггера «мастер-помощник»	Рис.3.23(в)
В.10	Асинхронный J-K триггера «мастер-помощник»
В.11	Асинхронный -J-K триггера «мастер-помощник»
В.12	Асинхронный Т триггера	Рис.3.23 (г)
В.13	Асинхронный Т триггера «мастер-помощник»
В.14	D триггер с синхронизацией по отрицательному фронту
В.15	D триггер с синхронизацией по положительному фронту	Рис.3.23 (д)
В.16	-D триггер с синхронизацией по положительному фронту
В.17	-D триггер с синхронизацией по отрицательному фронту
В.18	D триггер «мастер-помощник» с синхронизацией по отрицательному фронту
В.19	D триггер «мастер-помощник» с синхронизацией по положительному фронту
В.20	Синхронный Т триггер с синхронизацией по положительному фронту	Рис.3.23 (е)
РРис.3.23(а)	Рис.3.23(б)
Рис.3.23 (в)	Рис.3.23(г)
Рис.3.23 (г)	Рис.3.23 (е)

* Принципиальная схема должна быть нарисована в соответствии с требованиями ГОСТ 2.702 «Правила выполнения электрических схем».

Задание 3

Для схемы представленной на Рис.3.24 Обозначьте сигналы на входах триггера Обозначьте сигналы на входе триггера

Рис. 3.24

Задание 4

Для схемы представленной на Рис. 3.25 Обозначьте сигналы на входах триггера Обозначьте сигналы на входе триггера

Рис. 3.25

Задание 5

Для схемы представленной на Рис. 3.26 Обозначьте сигналы на входах триггера Обозначьте сигналы на выходах триггера

Рис. 3.26

Задание 6

Для схемы представленной на Рис. 3.27 Обозначьте сигналы на входах триггера Обозначьте сигналы на выходах триггера

Рис. 3.27

4. РЕГИСТРЫ

Общие сведения

Регистр (англ. register) – устройство, предназначенное для хранения и преобразования многоразрядных двоичных чисел. В качестве запоминающего элемента в регистрах используют триггер.

По принципу хранения информации регистры делятся на статические и динамические. Статические регистры строят на потенциальных элементах памяти (триггерах), которые могут хранить информацию сколь угодно долго (при наличии напряжения питания). Динамические регистры строят на элементах памяти такого типа, как конденсатор, которые могут хранить информацию лишь в течение некоторого промежутка времени. Поэтому в динамических регистрах необходима регенерация записанной информации.

На схемах регистры обозначаются буквами RG. В отечественных сериях микросхем регистрам соответствуют буквы ИР.

Регистры обладают большими функциональными возможностями. Они используются в качестве управляющих и запоминающих устройств, генераторов и преобразователей кодов, счетчиков, делителей частоты, узлов временной задержки.

Регистры могут быть построены на синхронных или асинхронных триггерах, а также триггерах имеющих установочные входы.

Одиночный триггер может запоминать (регистрировать) один разряд (бит) двоичной информации. Такой триггер можно считать одноразрядным регистром.

Цифровые приборы, как правило, оперирует с многоразрядными числами. Поэтому в качестве регистров в зависимости от назначения используются наборы (цепочки) триггеров, количество которых соответствует разрядности хранимого числа.

Вспомогательные элементы в регистрах используются для осуществления следующих операций:

· ввода и вывода из регистра хранимой информации;

· преобразования кода числа, хранящегося в регистре;

· сдвига числа влево или вправо на определенное число раз­рядов;

· преобразования последовательного кода числа в парал­лельный т наоборот и другие.

Вспомогательные элементы обычно строятся на основе комбинационных схем.

Занесение информации в регистр называют операцией ввода или записи.

Выдача информации к внешним устрой­ствам характеризует операцию вывода или считывания.

Регистры классифицируют по различным признакам, основными из которых являются способ ввода информации в регистр и её вывод и способ представления вводимой и выводимой информации.

Регистры делятся на три группы:

· Параллельные регистры (регистры памяти);

· Регистры сдвига (регистры сдвига)

· Параллельно-последовательные регистры

По виду вводимой и выводимой информации различают регистры однофазного и парафазного типа.

В однофазных регистрах информация вводится (выводится) только в прямом или только в обратном коде.

В парафазных регистрах информация вводится одновременно в прямом и обратном кодах. Вывод информации из регистров осуществляется в прямом и обратном кодах (триггер имеет два выхода: прямой Q и инверсный –Q).

Различают одно- и многоканальные регистры в зависимости от числа источников информации, с которых она поступает на входы регистра.

Важнейшие характеристики регистров – разрядность и быстродействие.

Разрядность определяется количеством триггеров.

Быстродействие характеризуется максимальной тактовой частотой, с которой может производиться запись, чтение и сдвиг информации.

По способу приема и выдачи информации регистры делятся на следующие группы:

· с параллельным приемом и параллельной выдачей информации (Рис. 4.1);

· с последовательным приемом и последовательной выдачей информации (Рис. 4.2);

· с последовательным приемом и параллельной выдачей информации (Рис. 4.3);

· с параллельным приемом и последовательной выдачей информации (Рис. 4.4);

· комбинированные, с различными способами приема и выдачи информации (Рис. 4.5);

· реверсивные – осуществляющие сдвиг влево или вправо (Рис. 4.6).

Рис. 4.1 Функциональная схема регистра с параллельным приемом и параллельной выдачей информации

На вход каждого разряда регистра (в соответствии с весом разряда) одновременно подаются вводимые данные D0D1…Dm. С подачей синхроимпульса, который является сигналом записи данных в регистр, данные появятся на выходах Q0Q1…Qm. Время появления данных на выходах Q0Q1…Qm определяется временем задержки одного разряда (триггера).

Рис. 4.2 Функциональная схема регистра с последовательным приемом и последовательной выдачей информации

В регистр, изображенный на Рис.4.2. запись данных D0D1…Dm осуществляется последовательно разряд за разрядом, начиная со старшего разряда Dm при сдвиге вправо.

Для записи m-разрядного числа в регистр должно быть подано m сигналов записи (Тзап).

Для считывания записанного числа из регистра необходима подать m-1 сигналов считывания (Тсч). Вывод числа из регистра осуществляется со старшего разряда Qm.

Регистр, изображенный на Рис.4.3 представляет совокупность двух схем: схемы представленной на Рис.4.2. в части записи информации в регистр и схемы представленной на Рис.4.1 в части считывания информации из регистра.

Рис. 4.3 Функциональная схема регистра с последовательным приемом и параллельной выдачей информации

Запись данных D0D1…Dm осуществляется последовательно разряд за разрядом, начиная со старшего разряда при сдвиге. Для записи m-разрядного числа в регистр должно быть подано m сигналов записи (Тзап).

После записи последнего младшего разряда (временем задержки триггера Ро) данные будут установлены на выходах Q0Q1…Qm.

Сигналы записи и считывания информации одновременно подаваться не могут.

Регистр, изображенный на Рис.4.4 представляет совокупность двух схем: схемы представленной на Рис.4.1. в части записи информации в регистр и схемы представленной на Рис.4.2 в части считывания информации из регистра. Запись данных D0D1…Dm осуществляется одновременно во все разряды регистра с подачей сигнала Тзап. Формирование сигнала Тзап осуществляется в зависимости от вида триггера разной комбинационной схемой, что будет показано ниже.

После записи числа в регистр (после времени задержки одного разряда) могут быть поданы m-1 сигналов чтения (Тсч), обеспечивающие вывод информации из регистра (начиная со старшего разряда Qm) при сдвиге вправо.

При реализации такой схемы надо учитывать условие Тза* Тсч = 0.

Рис. 4.4 Функциональная схема регистра с параллельным приемом и последовательной выдачей информации

Регистр, изображенный на Рис.4.5 представляет совокупность вышеприведенных схем. В зависимости от присутствующих сигналов управления (Тза и Тсч) комбинационной логикой будет обеспечивается требуемый тип ввода и вывода информации.

При реализации такой схемы надо учитывать условие Тза* Тсч = 0.

Рис. 4.5 Функциональная схема комбинированного регистра, с различными способами приема и выдачи информации

Регистр, изображенный на Рис.4.5 представляет собой реверсивный регистр, который позволяет вводить информацию при сдвиге вправо (со старшего разряда D0) при подаче m управляющих сигналов Тсд.пр , или при сдвиге влево (с младшего разряда D1) при подаче m управляющих сигналов Тсд.л.

Аналогично может быть построены схемы обеспечивающие циклический сдвиг вправо или влево, а также схемы обеспечивающие ввод со старшего разряда и вывод с младшего или наоборот.

Рис. 4.6 Функциональная схема реверсивного регистра, с различными способами приема и выдачи информации

Различают одно- и многоканальные регистры в зависимо­сти от числа источников информации, с которых она посту­пает на входы регистра.

В простейшем регистре триггеры соединены последова­тельно, т. е. выходы предыдущего триггера передают инфор­мацию на входы последующего. Тактовые входы С триггеров со­единены параллельно. Такой регистр имеет один вход и один выход — последовательные. Вход управления — тактовый вход С.

Если к входу каждого триггера добавить разрешающую логику, то можно осуществить параллельную загрузку данных в регистр. Можно предусмотреть логическую схему парал­лельного отображения выходных данных. Как правило, выход­ные элементы такой схемы имеют z-состояния, позволяющие поочередно выдавать информацию по многопроводной шине данных.

Регистры могут быть двунаправленные или иначе реверсивные, т. е. записанную информацию можно сдвигать по линейке триггеров вправо или влево. Для включения режима сдвига предусматривают специальный вход.

Существуют многорежимные регистры, у которых входные и выходные линии данных объединены в одну линию (порт данных). Эта линия по соответствующей команде (т. е. имеет дополнительный вход) может быть и входной, и выходной.