Короткі теоретичні відомості
8.1.1 Дуже часто потрібно здійснювати керування тригером не під час якогось процесу (визначається постійним або статичним рівнем синхросигналу), а в якийсь конкретний момент часу (визначається переходом рівня синхросигналу або ). Прийнято називати входи і виходи мікросхем для яких важливий перехід рівня сигналу – прямими динамічними, а для – інверсними динамічними.
8.1.2 Простий динамічний тригер (Рис. 29) являє собою поєднання двох статичних тригерів, яке виконано таким чином, щоб інформація проходила через динамічний тригер у два етапи. За наявності "1" на вході С, перший статичний тригер, зображений на Рис. 29, передає інформацію зі свого входу на вхід іншого тригера, який при цьому знаходиться у стані зберігання. При зміні сигналу на вході С на протилежний, ситуація змінюється, і в режимі зберігання буде вже перший тригер, а другий буде “прозорим”. Таким чином інформація з входу динамічного тригера на його вихід поступає при зміні рівня сигналу.
Рисунок 29 – Динамічний тригер з інверсним динамічним входом, його таблиця станів і принцип побудови
При побудові динамічних тригерів потрібно враховувати кінцевий час спрацювання інвертору й будувати його так, щоб не з'явилося "вікно прозорості" (Рис. 30).
|
Рисунок 30 – Приклад можливої помилки при побудові динамічного тригера
8.1.3 Динамічний RSC – тригер (Рис. 31) відрізняється від звичайного динамічного тригера тим, що він має різні шляхи для передачі "1" і "0". При його побудові необхідно приділити увагу з'єднанню першого рівня з другим, щоб не отримати інверсну інформацію на виході.
Рисунок 31 – Побудова динамічного RSC – тригеру
Одним з різновидів динамічних тригерів, що найчастіше використовується, є лічильні тригери. Причому лічильні тригери бувають тільки динамічними. Лічильний тригер перемикається з одного стану в протилежне по кожному синхросигналу. Лічильний тригер може бути побудований як на основі RS, так і D динамічних тригерів (див. Рис. 32). Лічильні тригери є основою для побудови асинхронних лічильників.
Рисунок 32 – Побудова лічильного тригеру
8.1.5 Для побудови синхронних лічильників широко застосовуються JK – тригери. Це лічильний тригер у який введено додаткові умови дозволу перемикання (Рис. 33): J – дозвіл перемикання ; K – дозвіл перемикання .
|
Рисунок 33 – Побудова RSC – тригеру
8.1.6 Існують також лічильні Е – тригери, які відрізняються від JK – тригерів тим, що сигнал дозволу Е дозволяє перемикання як, так і водночас.
Виконання роботи
Намалюйте УГП тригера, що має входи керування, згідно з варіантом по Табл. 13. Побудуйте таблицю станів, реалізуйте за допомогою будь-якого типу базових або універсальних елементів (можна використати будь-яку кількість елементів з будь-якою кількістю входів). За допомогою Electronics Workbench переконайтеся, що отримана схема виконує свої функції. Дослідження краще всього проводити, якщо на входи подавати “1” та “0” за допомогою перемикачів, а з виходу отриманої схеми подати сигнали до логічного аналізатора.
Таблиця 13 – Варіанти завдань.
Параметри | Номери варіантів | |||||||||||||||||||||||||||||
Вхід R (асинхр.) | п | п | п | п | і | і | і | і | п | п | п | п | і | і | і | і | п | п | п | п | і | і | і | і | п | п | - | і | і | - |
Вхід С | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с | ф | с |
Входи R і S (синхронні) | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | п | п | п | п | п | п | п | п | - | - | - | - | - | - |
Вхід D | - | - | - | - | - | - | - | - | п | п | п | п | п | п | п | п | - | - | - | - | - | - | - | - | - | - | ||||
Входи J K | п | п | п | п | п | п | п | п | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
|
Результати роботи
Звіт по виконаній роботі має включати у себе : титульна сторінка з назвою роботи; мета роботи; УГП тригеру, що розробляється, таблиця станів, синтезована у підрозділі 9.2 схема; висновки.
8.4 Контрольні запитання
8.4.1 Що таке динамічний тригер (його УГП, побудова, таблиця станів)?
Дата добавления: 2021-07-22; просмотров: 331;