Устройство адресации буквенно-цифровых телевизионных СОИ

Устройство адресации в знаковых СОИ формирует адрес зна­ка, определяющий его положение на информационном поле. В те­левизионных СОИ адрес знака на информационном поле соответ­ствует адресу ячейки памяти БЗУ, где хранится код этого знака. В режиме регенерации текстовой информации адресация ячеек па­мяти БЗУ осуществляется с помощью счетчика знакомест Сч_зни счетчика текстовых строк Сч_тс(см. рис. 2.6). Содержи­мое этих счетчиков изменяется синхронно с разверткой изображе­ния.

Запись информации в БЗУ в терминальных СОИ осуществляется от ЭВМ или с помощью устройства ручного ввода информации оператором. При вводе информации оператор должен видеть, в какую часть информационного поля она вводится. Для этой цели на экране формируется специальная метка, именуемая маркером (FM – узел формирования маркера). Маркер (см. рис. 4.6) может иметь конфигурацию прямоугольника, обрамляю­щего знакоместо, треугольника или полоски под знаком и т. д.

Адрес маркера задается счетчиком маркера СЧМ,состоящим из двух частей: счетчика знакомест СЧМ_зн,включающего в себя r младших разрядов адреса, и счетчика текстовых строк СЧМ_тс,включающего в себя (k-r)старших разрядов адреса. Счетчик мар­кера определяет его место на экране и статический адрес для ввода информации. Адрес в счетчик маркера вводится от источни­ка информации с помощью соответствующих команд. Управляющие сигналы, формируемые под воздействием некоторых команд, показаны на рис. 4.6, где BK - возврат каретки (сбрасывается на ноль содержимое СЧМ_зни маркер переводится на первое место той же текстовой строки); ГТ- горизонтальная табуляция (содержимое СЧМ_знувеличивается на единицу, в результате чего маркер сдви­гается вправо на одно знакоместо); ВШ - возврат на шаг (содержи­мое СЧМ_знуменьшается на единицу, в результате чего маркер сдвигается влево на одно знакоместо). Для записи произвольного адреса в счетчик маркера можно использовать входы D парал­лельного ввода информации в СЧМ_зни СчМ_тс.

В режиме записи подключение выходов счетчика маркера к адресным входам БЗУ осуществляется мультиплексором М. В режиме считывания (регенерации) мультиплексор подключает к адресным входам БЗУ выходы счетчика регенерации. Изменение режима ЗАПИСИ/ЧТЕНИЯ осуществляется по команде ЗП/ЧТ, воздействующей на мультиплексор, и через схему задержки на со­ответствующий вход БЗУ. Маркер формируется по сигналу Q_м снимаемому с выхода компаратора кодов CC,сравнивающего ко­ды адреса с выхода счетчика регенерации и с выхода счетчика маркера. Этим обеспечивается привязка маркера к адресуемому знакоместу на ИП. Сигнал Q_м поступает на вход схемы формиро­вания маркера FM.

Рассмотрим подробнее работу отдельных узлов устройства адресации.

Мультиплексор М - устройство, осуществляющее коммутацию цифровых сигналов с p информационных входов на один выход, т. е. коммутацию из p направлений в одно (из p в 1). Адрес ком­мутируемого направления задается кодовой комбинацией, подавае­мой на адресные входы M. Таким образом, функция, реализуемая мультиплексором, может быть записана как

, (4.39)

где (A_k, … A₁)-сигналы на адресных входах; (D_p, … D₁) -сигналы на информационных входах; Q -информационный выход М, k = [log₂p] - число разрядов адресных входов M.

Логическое произведение адресных сигналов равно единице только для той входной переменной D_i, индекс которой совпадает с требуемым адресом. Выражение (4.39) показывает, что мульти­плексор может использоваться не только для коммутации сигна­лов, но и для реализации различных логических функций. Для этого переменные подаются на адресные входы, значение функции, соответствующее каждой комбинации переменных, задается на информационных входах, сама функция снимается с выхода М. Примером такого применения мультиплексора является схема формирователя напряжения развертки, рассмотренного выше в пункте 3.6.

При необходимости коммутации одновременно s групп цепей из p направлений в s направлений (s из р в 1) используется s мультиплексоров, коммутирующих р входов на один выход (из р в 1). В рассматриваемой схеме адресации (см. рис. 4.6) необходи­ма коммутация k сигналов с двух направлений (р = 2) от счетчи­ка регенерации и от счетчика маркера на k направлений (s = k),т. е, необходим мультиплексор с организацией k (из 2 в 1), где k - число адресных разрядов БЗУ. Для коммутации двух направ­лений число адресных входов мультиплексора k_м = 1.

На рис. 4.6 показан электромеханический аналог такого муль­типлексора. Схема реализует систему логических уравнений

, 1≤ i≤ k,(4.40)

где Q_i - сигнал на i-м информационном выходе М; А - сигнал на адресном входе М; DM_i - сигнал с i-го разряда счетчика маркера; DR_i - сигнал с i-го разряда счет­чика регенерации; k - число адресных разрядов БЗУ.

На рис. 4.7 показана структурная схема мультиплексора, реализующая систему уравнений (4.40) с помощью ло­гических комбинационных элементов. В качестве адресного сигнала в устрой­стве адресации используется сигнал управления режимом ЗАПИСЬ/ЧТЕ­НИЕ.

Мультиплексоры выпускаются в ви­де микросхем средней степени интеграции. Распространены ИМС мультиплек­соров (4 из 2 в 1) К531КШ1, (2 из 4 в 1) К531КП2, К155КП2, К564КП1, (1 из 8 в 1) К531КП1, К155КП5, К564КП2, (1 из 16 в 1) К155КП1.

Возможно наращивание числа коммутируемых направлений за счет увеличения числа интегральных схем. Принцип наращивания числа направлений мультиплексора аналогичен принципу наращи­вания числа ячеек памяти ЗУ. Число интегральных схем мульти­плексоров выбирают из условия m = [p/p_м],где p - требуемое число коммутируемых направлений, p_м - число направлений, ком­мутируемых микросхемой.

Адресные входы всех ИМС мультиплексоров объединяются и на них подаются младшие разряды адресации. Старшие разряды используются для выбора соответствующей интегральной схемы мультиплексора. Выходы ИМС мультиплексоров объединяются по правилам, рассмотренным выше для объединения выходов ЗУ.

Компараторы кодов CC служат для сравнения двух многораз­рядных двоичных слов А и В. В общем случае компараторы ко­дов определяют следующие соотношения: A = B; A > B; A < B.

В устройстве адресации СОИ компаратор кодов формирует единичный сигнал при равенстве кодов с выхода счетчика регене­рации и с выхода счетчика маркера (A = B). Для одноразрядных слов равенство кодов выполняется при А = 0, В = 0и при A = 1, В = 1. Следовательно, сигнал с выхода СС

. (4.41)

На рис. 4.8 показано параллельное соединение четырехразрядных ИМС для реализации десятиразрядного компа­ратора кодов.

Некоторое сокращение числа ИМС в компараторе кодов при наращивании разрядности можно получить при последовательном соединении микросхем. Пример такой реализации десятираз­рядного компаратора кодов показан на рис. 4.9.

В некото­рых интегральных схемах компараторов кодов (напри­мер, в ИМС серий 531 и 564) имеются дополнительные вы­воды для последовательного наращивания разрядности сравниваемых кодов. Недо­статком последовательного соединения ИМС компарато­ров является увеличение задержки срабатывания схемы.