ИНДИВИДУАЛЬНОЕ ЗАДАНИЕ

Индивидуальное задание направлено на расчет статических и динамических характеристик и параметров базовых схемотехнических структур.

6.1. Пример типового варианта индивидуального задания

Провести расчет статических и динамических параметров и характеристик базовой схемотехнической структуры на комплементарных МОП-транзисторах.

Рис. 6.1. Базовая схемотехническая структура на комплементарных МОП-транзисторах

Исходные данные:

№ п/п	Параметр
Название	Обозн.	Ед. изм.	Значе-ние
	Уровень напряжения лог. “0”	U⁰	В	≤0,01
	Уровень напряжения лог. “1”	U¹	В	≥14,9
	Пороговое напряжение тр-ра n-типа	Uпор.n	В	2,5
	Пороговое напряжение тр-ра p-типа	Uпор.p	В	-1,5
	Коэффициент объединения	Kоб
	Коэффициента разветвления	Краз
	Удельная крутизна тр-ра n-типа	Kn	мА/В²	0,3
	Удельная крутизна тр-ра p-типа	Kp	мА/В²	0,2
	Частота переключения	f	МГц	≤5
	Максимальная емкость нагрузки	Cн	пФ
	Сопротивления утечки транзисторов	Rут	МОм
	Остаточные токи транзисторов	Io	мкА

Пример выполнения индивидуального задания

Принцип работы

Заданная схемотехническая структура (рис. 6.1) обеспечивает выполнение логической функции 2И-НЕ. По каждому входу структура содержит комплементарную пару МОП-транзисторов, причем управляющие n-канальные МОП-транзисторы с индуцированным каналом включены последовательно, а нагрузочные p-канальные МОП-транзисторы с индуцированным каналом включены параллельно.

Когда напряжение на входах равно нулю, управляющие транзисторы выключены, так как , где - пороговое напряжение транзистора n-типа. Для нагрузочных транзисторов . Если , где - пороговое напряжение транзистора p-типа, то нагрузочные транзисторы оказываются открытыми. При этом напряжение на выходе близко к величине напряжения питания: .

При подаче на вход напряжения высокого уровня , обеспечивается выполнение условия и соответствующий управляющий транзистор включен. Для нагрузочного транзистора , поэтому нагрузочный транзистор выключен. При этом напряжение на выходе зависит от комбинации входных сигналов. Если высокий уровень напряжения подан на оба входа, то во включенном состоянии находятся оба управляющих транзистора, а в выключенном – оба нагрузочных транзистора. В этом случае суммарное сопротивление управляющих транзисторов мало и на выходе формируется напряжение низкого уровня . Если же на один из входов подан низкий уровень напряжения, то соответствующий управляющий транзистор выключен, а нагрузочный – включен. В результате суммарное сопротивление управляющих транзисторов велико, а эквивалентное сопротивление нагрузочных транзисторов мало и на выходе формируется напряжение высокого уровня .

Если , то с ростом напряжения на затворе нагрузочные транзисторы закрываются раньше, чем открываются управляющие транзисторы, и в некотором диапазоне изменения входного напряжения напряжение на выходе зависит от соотношения остаточных токов в стоковых цепях транзисторов.

Если , то с ростом входных напряжений вначале открываются управляющие транзисторы, а затем закрываются нагрузочные транзисторы и в некотором диапазоне изменения входных напряжения все транзисторы оказываются открытыми.

В режиме, когда , при переключении один из транзисторов всегда оказывается закрытым и препятствует протеканию большого сквозного тока.

Передаточная характеристика, соответствующая условию , обеспечивает лучшие значения статических параметров, поэтому условие является условием нормальной работы элемента.