Программируемые логические структуры

В последнее время все более широкое распространение получают различные программируемые логические структуры, которые можно разделить на программируемые логические матрицы (ПЛМ), программируемые матрицы логики (ПМЛ) и базовые матричные кристаллы (БМК). Причем ПЛМ и ПМЛ являются наиболее простыми схемами с программируемой структурой. Дальнейшее развитие этого направления привело к разработке БМК, уровень интеграции которых достиг миллионов вентилей на кристалле. Кроме того, в последние годы появился новый тип логических микросхем – перепрограммируемые логические интегральные схемы (ПЛИС). Эти микросхемы обеспечивают разработчику цифровых устройств все преимущества использования стандартного БМК, добавляя при этом гибкость и значительное сокращение времени проектирования. Особенностями ПЛИС являются: значительный объем ресурсов (до 10 млн. вентилей на кристалл); высокая производительность (до 420 МГц); высокая гибкость архитектуры с множеством системных особенностей (внутреннее ОЗУ, логика ускоренного переноса, встроенные блоки умножителей, наличие порядка ста тысяч триггеров и сдвиговых регистров); низкое энергопотребление; возможность использования развитых и недорогих средств проектирования и др.

Программируемая логическая матрица характеризуется простотой получения необходимых функций. Основой ПЛМ служат последовательно включенные программируемые матрицы элементов И и ИЛИ (рисунок 28).

Рисунок 28 – Базовая структура ПЛМ

В ПЛМ также входят блоки входных и выходных буферных каскадов (БВх и БВых). Входные буферы преобразуют однофазные входные сигналы в парафазные и формируют сигналы необходимой мощности для матрицы элементов И. Выходные буферы обеспечивают необходимую нагрузочную способность выходов, разрешают или запрещают выход ПЛМ на внешние шины с помощью сигнала OE, а нередко выполняют и более сложные действия. Выпускаются ПЛМ на основе как биполярной, так и МОП-технологии.

Основными параметрами ПЛМ являются число входов m, число термов l и число выходов n. Под термом понимается конъюнкция, связывающая входные аргументы, представленные в прямой или инверсной формах.

Схема ПЛМ на вентильном уровне показана на рисунке 29. Крестики в пересечениях горизонтальных и вертикальных линий обозначают программируемые точки связей (ПТС).

В первой ситуации незапрограммированная ПЛМ имеет соединения во всех пересечениях, а при ее программировании часть соединений удаляется. Как видно из схемы, в этом случае в исходном состоянии все термы и функции независимо от входных переменных имеют нулевые значения, так как на входы схем И подаются одновременно прямые и инверсные значения аргументов, а . Элементами связей в матрице И служат диоды, соединяющие горизонтальные и вертикальные шины, как показано на рисунке 30 а, изображающем цепи выработки терма t_i.

Рисунок 29 – Схема ПЛМ на вентильном уровне

Рисунок 30 – ПЛМ схемотехники ТТЛШ. Элементы связей в матрицах И (а) и ИЛИ (б)

До программирования все перемычки целы и диоды размещены во всех узлах матрицы И. При программировании в схеме оставляют только необходимые элементы связи, а ненужные устраняются пережиганием перемычек. Высокий уровень на выходе конъюнктора (рисунок 29) появится при наличии высоких напряжений на всех входах (все диоды заперты). Если же хотя бы на одном входе низкий уровень напряжения, то фиксируется низкий уровень напряжения (диод открыт).

Элементами связи в матрице ИЛИ служат транзисторы (рисунок 30 б), включенные по схеме эмиттерного повторителя относительно линий термов и образующие схему ИЛИ относительно горизонтальной линии выхода ПЛМ. В данном случае схема ИЛИ реализована за счет параллельного соединения эмиттерных повторителей.

При изображении запрограммированных матриц наличие элементов связей (целые перемычки) отмечается точкой в соответствующем узле.

Во второй ситуации все соединения отсутствуют, входные сигналы в схему не поступают. Значения термов и функций определяются внутренними цепями ПЛМ, как правило, они единичны. При программировании формируются необходимые термы, из которых и составляются требуемые функции.

Переменные x₁, x₂, …, x_m подаются через БВх (рисунок 28) на входы элементов И. В матрице И формируются термы, число которых равно числу конъюнкторов, т.е. числу выходов матрицы И. Далее термы подаются на входы матрицы ИЛИ, т.е. на входы дизъюнкторов, формирующих выходные функции. Число дизъюнкторов равно числу вырабатываемых функций n.

Таким образом, ПЛМ реализует ДНФ воспроизводимых функций. ПЛМ способна реализовать систему n логических функций от m аргументов, содержащую не более l термов, т.е. представляет собой усеченное ПЗУ.

Например, однократно программируемая БИС ПЛМ К556РТ1 выполнена по схемотехнике ТТЛШ. Эта микросхема реализует восемь функций от шестнадцати переменных, общее число конъюнкций (термов) для всех функций не должно превышать 48.

В программируемых матрицах логики по сравнению с ПЛМ программируются только термы, т.е. конъюнкции переменных для СДНФ. Элементы ИЛИ зафиксированы и имеют, как правило, семь-восемь входов.

Компараторы

Компаратором (устройством сравнения) называется КЦУ, которое предназначено для сравнения двух двоичных чисел. УГО компаратора представлено на рисунке 31.

Рисунок 31 – Условное графическое обозначение четырехразрядного компаратора двоичных чисел

Компаратор имеет две группы входов. На одну из них поступают разряды числа А, на другую группу – разряды числа В.

Появление одиночного сигнала на одном из трех выходов компаратора фиксирует результат сравнения. Эти соотношения используются как логические условия (признаки) в микропрограммах, в устройствах автоматического контроля и диагностики и т.д.

В таблице 7 показана связь между сигналами на выходах и входах компаратора при сравнении одноразрядных чисел a_i и b_i, которые могут быть равны единице или нулю. На соответствующем выходе появляется единичный сигнал, когда в должном соотношении находятся коды на входах. Например, если a_i = 1, b_i = 1 (числа одинаковы), то функция, характеризующая равенство чисел, F_A=B = 1, а функции, характеризующие их неравенство, F_A<B = 0 и F_A>B = 0. Аналогично заполняются другие строки таблицы.

Таблица 7 – Таблица истинности одноразрядного компаратора

По данным таблицы 7 запишем логические функции для одноразрядного компаратора в СДНФ:

(18)

Если значения a_i и b_i таковы, что правые части функций принимают единичные значения, то соотношения, указанные в индексах левых частей, выполняются. Если правые части функций принимают нулевые значения, то соотношения между a_i и b_i противоположны указанным.

Логическая схема одноразрядного компаратора, реализующая функции (18), приведена на рисунке 32.

Рисунок 32 – Логическая схема одноразрядного компаратора

Остановимся подробнее на равенстве чисел. Заметим, что функция F_A=B – функция «Равнозначность». По смыслу она противоположна функции F_A≠B «Неравнозначность»:

, т.е. (19)

Поэтому проверку равенства одноименных разрядов двух чисел можно осуществить, используя логический элемент «Исключающее ИЛИ», дополненный инвертором (рисунок 33).

Когда цифры в одноименных разрядах чисел А и В одинаковы, то на выходах всех логических элементов «Исключающее ИЛИ» нулевые сигналы и функция F_A=B = 1. Если хотя бы в одной паре разрядов находятся разные цифры, то на выходе соответствующего логического элемента «Исключающее ИЛИ» единичный сигнал и функция F_A=B = 0, что указывает на неравенство чисел А и В.

Рисунок 33 – Логическая схема для проверки равенства двух многоразрядных двоичных чисел

Рассмотрим теперь неравенство чисел, используя выражение (18). Пусть А > В. Выявление такого неравенства начинается со старших разрядов; если они равны, то сравнивается следующая пара одноименных разрядов и т.д. Например, в случае трехразрядных чисел могут быть следующие варианты:

– неравенство цифр в старших разрядах (a₂ > b₂), что в соответствии с (18) представляется выражением . При этом неравенство чисел А > В описывается тем же выражением;

– равенство цифр в старших разрядах (a₂ = b₂), что представляется выражением и неравенство цифр в средних разрядах (a₁>b₁), что описывается выражением . При этом неравенство чисел А > В представляется конъюнкцией двух приведенных выражений ;

– равенство цифр в старших и средних разрядах (a₂=b₂, a₁=b₁), что описывается выражениями и , и неравенство цифр в младших разрядах (a₀>b₀), что описывается выражением . При этом неравенство чисел А > В представляется конъюнкциями трех предыдущих выражений .

Поскольку возможен любой из трех вариантов, то выражение, учитывающее все варианты, запишется в виде дизъюнкций приведенных конъюнкций:

(20)

Если на выходе схемы (рисунок 34), элементы которой реализуют выражение (20), устанавливается единичный сигнал, то число А > B.

Рисунок 34 – Логическая схема для проверки неравенства двух трехразрядных двоичных чисел

На рисунке 35 предыдущая схема дополнена логическим элементом «Исключающее ИЛИ–НЕ» (на входы которого подаются разряды a₀, b₀), конъюнктором (на выходе которого формируется функция F_A=B) и элементом ИЛИ–НЕ (на выходе которого формируется функция F_A<B). Если a₂ = b₂, a₁ = b₁, a₀ = b₀, то F_A=B = 1, т.е. число А=В. Если в результате сравнения чисел F_A>B = 0 и F_A=B = 0, то на выходе элемента ИЛИ–НЕ единичный сигнал (F_A<B = 1), т.е. число A < B.

Рисунок 35 – Логическая схема трехразрядного компаратора

По аналогичным схемам (см. рисунок 35) строятся компараторы для сравнения двоичных чисел с большей разрядностью.

На рисунке 36 показана схема наращивания разрядности компараторов.

Каждый компаратор на рисунке 36 предназначен для сравнения четырехразрядных слов и имеет выходы A < B, A = B и A > B. Аналогичные входы служат для наращивания разрядности компараторов. Результат сравнения на выходах первого компаратора второй компаратор воспринимает как единую пару младших разрядов, с учетом которой формируется окончательный результат сравнения. Подобным образом можно осуществлять дальнейшее наращивание разрядности. Указанные потенциалы на входах компаратора младших разрядов обеспечивают правильное функционирование многокаскадного компаратора на микросхемах.

Рисунок 36 – Схема наращивания разрядности компараторов

ЛИТЕРАТУРА

1 Калабеков, Б. А. Цифровые устройства и микропроцессорные системы : учеб. для техникумов связи / Б. А. Калабеков. – М. : Горячая линия – Телеком, 2002. – 336 с.

2 Калабеков, Б. А. Цифровые устройства и микропроцессорные системы : учеб. для техникумов связи / Б. А. Калабеков, И. А. Мамзелев. – М. : Радио и связь, 1987. – 400 с.

3 Лысиков, Б. Г. Цифровая и вычислительная техника : учеб. для техникумов связи / Б. Г. Лысиков. – Мн. : УП Экоперспектива, 2002. – 264 с.

4 Угрюмов, Е. П. Цифровая схемотехника : учеб. пособие для вузов / Е. П. Угрюмов. – СПб. : БХВ-Петербург, 2002. – 582 с.

5 Цифровые и микропроцессорные устройства : лабораторный практикум для студентов специальностей 2-45 01 03 – Сети телекоммуникаций, 2‑45 01 02 – Системы радиосвязи, радиовещания и телевидения. В 4 ч. / сост. В. И. Богородов. – Минск : ВГКС, 2009. – Ч. 1 – 84 с.; Ч. 2 – 65 с.

6 Цифровые интегральные микросхемы : справочник, 2-е изд., перераб. и доп. / М. И. Богданович [и др.]. – Мн. : Беларусь, Полымя, 1996. – 605 с.