Реверсивный синхронный счетчик.

Назначение.

Такой счетчик должен работать как на сложение, так и на вычитание. Из сравнения схем суммирующего и вычитающего счётчиков следует, что для перехода от сложения к вычитанию и обратно надо изменять подключение входа последующего триггера к выходам предыдущего.

Устройство и схема

Такая программа реализуется в схеме реверсивного счетчика.

До некоторой степени эта схема аналогична схеме суммирующего синхронного счетчика: на объединенные входы J и К каждого триггера подается конъюнкция сигналов с выходов предыдущих триггеров. Разница состоит в том, что входы J и К каждого триггера через дизъюнктор могут присоединяться к основному выходу предыдущего триггера (через конъюнктор верхнего ряда) или к инверсному выходу (через конъюнктор нижнего ряда).

Рис. 9

Работа.

Чтобы осуществить сложение, на шину сложения подается 1, которой вводятся в действие конъюнкторы верхнего ряда. При этом на шине вычитания присутствует 0, за счет чего конъюнкторы нижнего ряда выключены. Вычитание осуществляется с подачей 1 на шину вычитания и 0 на шину сложения. Счетные импульсы поступают на вход T.

Каждый триггер переключается по тактовому входу С при J=К=1, что имеет место, когда на выходах всех предыдущих триггеров (на основных — при сложении, на инверсных — при вычитании) будут единицы. Как следует из изложенного ранее, это является условием правильной работы счетчиков в натуральном двоичном коде.

Пусть, к примеру, в счетчик, установленный на сложение, записано число 100₂=4₁₀ (Q3=1, Q2=Q1=0). Так как при этом, J3=K3=0, J2=K2=0 и постоянно J1=K1=1, то первый счетный импульс может переключить только первый разряд. Вслед за этим с выхода Q1, на входы J2, K2 поступит 1, поэтому второй счетный импульс установит в 1 второй разряд и сбросит в 0 первый. Далее процесс счета протекает аналогично и с приходом на вход каждого счетного импульса регистрируемое в счетчике число возрастает на единицу.

Пусть при тех же условиях (Q3=1, Q2=Q1=0) счетчик устанавливается в режим вычитания. Теперь входы J и К каждого триггера получают информацию с инверсного выхода предыдущего, т. е. сейчас J3=K3=1, J2=K2=1 и постоянно J1=K1=1. Поэтому первый счетный импульс переключит все рассматриваемые разряды, установив Q3=0, Q2=Q1=1, т.е. уменьшив предварительно записанное в счетчик число на единицу. Аналогично действует каждый входной импульс.

Синхронные счётчики имеют сложные узлы и чаще всего изготавливается в виде ИМС.

Выводы:

1.Младшие разряды переключаются всегда.

2.Очередной разряд суммирующего счётчика переключается входным импульсом в единицу когда все предыдущие разряды уже находятся в этом состоянии.

1. Счётчики с произвольным коэффициентом пересчёта.

Рассмотренные в прошлой лекции счётчики имеют коэффициент пересчёта К_СЧ=М=2ⁿ. Если на вход такого счётчика подавать последовательность импульсов, то на выходе старшего разряда будет появляться логическая 1, только через 2ⁿ входных импульсов, т.е. можно сказать что счётчик в данном случае является делителем частоты с коэффициентом деления 2ⁿ.

Делитель частоты– это устройство (цифровой узел) предназначенное для деления числа входных импульсов или частоты их следования на заданный коэффициент.

Другими словами, делитель - счётчик, частота импульсов на выходе которого кратна частоте импульсов на входе.

Коэффициент кратности (деления) называется коэффициентом счёта.

К_сч = N_вх/N_вых

Классификация.

1. По конструкции (базовым элементам):

– делители на двоичных счётчиках;

– делители на десятичных счётчиках;

– делители на регистрах сдвига;

– делители на кольцевых регистрах.

2. По коэффициенту деления:

– делители с постоянными коэффициентами деления;

– делители с переменными коэффициентами деления: