Устройство и организация работы МБР

Исследование многорежимного

Буферного регистра.

МБР – многофункциональное устройство, которое может использоваться для реализации схем регистров данных, буферных регистров со стробированием данных, мультиплексоров, двунаправленных шинных формирователей, прерываемых каналов ввода-вывода и т.д., т.е. для реализации основных периферийных функций ввода-вывода микропроцессорных систем управления технологическими объектами и процессами.

 

Устройство и организация работы МБР

МБР К589ИР12 включает 8-разрядный регистр на D – триггерах с буфером на выходе, имеющим три состояния: нулевое, единичное и высокоимпеданское. Это обеспечивается тем, что между выходом каждого D – триггера и выходами МБР последовательно включены управляемые ключи. В их открытом состоянии выходы триггеров подключены к выходам МБР, обеспечивая на них соответствующие сигналы: нули либо единицы, а в закрытом состоянии ключей на выходах МБР устанавливается третье (высокоимпедансное) состояние (разрыв цепи).

Кроме того, в состав МБР входит схема управления на элементах И, ИЛИ, НЕ и триггер запроса обслуживания (прерывания) ТТ, который формирует соответствующий сигнал управления прерыванием микропроцессора при использовании МБР в комплекте с ним.

На рис. 1 а, б приведены соответственно условное обозначение в соответствии с ЕСКД и функциональная схема МБР. Микросхема К589ИР12 выполнена в пластмассовом корпусе с 24 выводами, из которых шестнадцать служат для ввода входных данных – DI1...DI8 и вывода выходных – DO1 ... DO8; пять для подачи управляющих сигналов: MD – выбор режима; CS1,CS2 – сигналы выбора микросхемы; STB – строб; CLR – очистка (сброс); один – для выдачи сигнала; INT – запрос прерывания и два – для подачи питания микросхемы.


Регистр имеет два режима работы: ввода и вывода, задаваемые сигналом на управляющем входе MD : MD = 0 – ввод; MD = 1 – вывод. В режиме ввода (MD = 0) запись информации с входного канала DI1...DI8 в регистр МБР осуществляется сигналом STB = 1. Чтение информации производится через выходной канал DO1...DO8 при поступлении управляющих сигналов выбора микросхемы – .



В режиме вывода (MD=1) чтение информации производится постоянно, а запись осуществляется подачей управляющих сигналов выбора микросхемы .

Сброс информации, записанной в регистр, производится сигналом CLR=0.

Одной из функций МБР является формирование сигналов наличия (INT=0) либо отсутствия (INT=1) запроса обслуживания (прерывания), которые служат для управления работой микропроцессора. Перед началом работы сигналом очистки CLR=0 триггер запроса обслуживания ТТ (рис. 1, б) устанавливается в 1, а сигналы выбора микросхемы отсутствуют ( ). При этом на выходе INT МБР формируется сигнал отсутствия запроса прерывания INT=1. Одновременно с записью входной информации в регистр МБР (МD=0) сигналом STB=1 триггер ТТ срабатывается в 0. На выходе INT появляется сигнал запроса прерывания INT=0. По этому сигналу микропроцессор прерывает свою работу, выдает сигналы выбора микросхемы и читает информацию из регистра МБР. После считывания очередного байта данных сигнал на выходе INT принимает первоначальное значение INT=1, а триггер ТТ устанавливает в исходное 1-е состояние. Установка триггера ТТ в 1 производится сигналами выбора микросхемы , а выходной сигнал INT=0 присутствует в течение действия сигналов выбора и исчезает (INT=1) после их окончания.

 

1.

<== предыдущая лекция | следующая лекция ==>
Число ячеек памяти, адресуемых N адресными линиями, равно 2N. | 


Дата добавления: 2016-09-06; просмотров: 237; ЗАКАЗАТЬ НАПИСАНИЕ РАБОТЫ


Поиск по сайту:

Воспользовавшись поиском можно найти нужную информацию на сайте.

Поделитесь с друзьями:

Считаете данную информацию полезной, тогда расскажите друзьям в соц. сетях.
Poznayka.org - Познайка.Орг - 2016-2017 год. Материал предоставляется для ознакомительных и учебных целей. | Обратная связь
Генерация страницы за: 0.007 сек.